InGaAs 肖特基源漏MOSFET的多子带系综蒙特卡洛模拟

采用基于有效质量近似的多子带、多能谷系综蒙特卡洛方法,考虑纳米尺度MOSFET沟道二维电子气中实际存在的多种散射机制,模拟InGaAs肖特基源漏MOSFET。结果显示,在稳态下,散射虽然改变了InGaAs肖特基源漏MOSFET沟道中沟道电势、电子浓度和速度的分布,但对InGaAs肖特基源漏MOSFET的输出特性和转移特性影响较小;而在施加阶跃漏端电压时,散射的存在增加了过冲电流的峰值和转换时间,降低了器件的截止频率。

高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响

研究了高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响.随着栅介质介电常数增大,肖特基源漏(SBSD)SOI MOSFET的开态电流减小,这表明边缘感应势垒降低效应(FIBL)并不是对势垒产生影响的主要机理.源端附近边缘感应势垒屏蔽效应(FIBS)是SBSD SOI MOSFET开态电流减小的主要原因.同时还发现,源漏与栅是否对准,高k栅介质对器件性能的影响也不相同.如果源漏与栅交叠,高k栅介质与硅衬底之间加入过渡层可以有效地抑制FIBS效应.如果源漏偏离栅,采用高k侧墙并结合堆叠栅结构,可以提高驱动电流.分析结果表明,来自栅极的电力线在介电常数不同的材料界面发生两次折射.根据结构参数的不同可以调节电力线的疏密,从而达到改变势垒高度,调节驱动电流的目的.

6H-SiC肖特基源漏MOSFET的模拟仿真研究

给出了一种新型SiCMOSFET——— 6H SiC肖特基源漏MOSFET .这种器件结构制备工艺简单 ,避免了长期困扰常规SiCMOSFET的离子注入工艺难度大、退火温度高、晶格损伤大 ,注入激活率低等问题 .分析了该器件的电流输运机理 ,并通过MEDICI模拟 ,给出了SiC肖特基源漏MOSFET伏安特性以及其和金属功函数、栅氧化层厚度和栅长关系 .

双栅掺杂隔离肖特基MOSFET的解析模型

通过考虑肖特基势垒降低效应求解三段连续的二维泊松方程,建立了双栅掺杂隔离肖特基MOSFET亚阈值区全沟道连续的电势模型。在该电势模型的基础上,推导了阈值电压模型和漏致势垒降低效应的表达式;研究了掺杂隔离区域不同掺杂浓度下的沟道电势分布,分析了沟道长度和厚度对短沟道效应的影响。结果表明,掺杂隔离区域能改善肖特基MOSFET的电学特性;对于短沟道双栅掺杂隔离肖特基MOSFET,适当减小沟道宽度能有效抑制短沟道效应。