类方形蜂窝夹芯胞元尺寸的等效力学性能与优化

为了提升类方形蜂窝等效力学性能,在推导了其尺寸参数与等效力学性能的函数后,将尺寸参数作为设计变量、等效力学性能为优化目标,建立了类方形蜂窝夹芯胞元优化数学模型,采用了多目标遗传算法进行优化设计。给出胞元尺寸单参数响应及多尺寸协同作用的响应分析并从多目标优化代表性解中选取到最优解。优化结果得到:当夹芯胞元尺寸参数l/t取114.3899、l/h取0.9598时,等效密度增加59.52%,y方向等效弹性模量减小了67.37%,但x方向等效弹性模量增大了109.77%,等效剪切模量增加了421.94%,类方形蜂窝夹芯的等效力学性能显著提升。研究结果对类方形蜂窝夹层结构的优化设计提供一定的依据和参考。

更新步长和元胞尺寸对元胞自动机模型的影响

改进了NaSch模型的更新规则,将更新步长和元胞尺寸作为模型的输入值,建立了细化NS模型。通过计算机模拟研究了更新步长和元胞尺寸对路段交通流状态演变的影响及其作用机理。研究结果表明:较小的更新步长可以真实地体现车辆的相对运动,减少确定性减速;较小的元胞尺寸能够精确描述车辆的速度和位置变化,减少位移累加更新导致的'迟滞'效应。细化模型模拟的交通流具有较小的局部阻塞宽度和速度离散度,因而具有更好的系统稳定性,其模拟结果与实测数据符合很好,解决了经典NS模型仿真流量偏小的问题。

自行车CA模型的元胞长度动态修正

采用固定元胞单元尺寸建立自行车流元胞自动机(CA)模型会产生仿真偏差。为此,提出一种基于现场视频检测数据的元胞尺寸标定方法。通过统计分析车头间距、横向间距与车速的关系,设计一个动态修正元胞长度的函数。对比修正前后模型演化获得的宏观三参数值,可以发现,修正函数能较好地描述跟车距离与车速的动态关系,克服模型因采用定长度元胞单元而造成的面积密度与流率偏差。

超低导通电阻沟槽栅LDMOS器件研究

本文提出了一种具有超低特征导通电阻的沟槽栅横向双扩散场效应晶体管(Trench Gate Lateral Double-diffused MOSFET,TG-LDMOS).本结构源极和漏极都在表面,与BCD(Bipolar CMOS DMOS)工艺相兼容.通过引入介质沟槽、垂直栅极、栅极下方的源极多晶硅以及栅极右侧的厚氧化层,将传统集成型功率器件的一维耐压拓宽为二维耐压,包括横向耐压与纵向耐压两个方向.其中,纵向耐压不占用横向元胞尺寸,进而在相同耐压水平上,使TG-LDMOS具有分立功率器件耐压效率高、导通电阻低的特点.本结构通过仿真优化做到了击穿电压(VB)为52 V,特征导通电阻(Ron,sp)为10 mΩ·mm^(2).结果表明,TG-LDMOS突破了硅器件的极限关系,与硅极限相比特征导通电阻降低了48%.

类蜂窝夹芯结构等效力学性能优化设计

为提高新型类蜂窝夹芯结构的等效力学性能,本文在分析夹芯胞元尺寸对其等效力学性能影响的基础上,选取胞元尺寸为设计变量、以等效力学性能参数为目标函数,建立类蜂窝夹芯结构等效力学性能优化数学模型,并采用多目标遗传算法对其进行优化设计。经优化设计分析发现:当夹芯胞元厚度t与六边形短边长l比值为0.0134、正方形边长h与l比值为0.6932、六边形短边与水平方向夹角θ为45°时,夹芯胞元等效密度增大46.7%、等效弹性模量增大102.14%、等效剪切模量增大465.62%,泊松比降低16.27%。研究表明,通过优化设计,类蜂窝夹芯结构等效力学性能得到了大幅提升。本文的研究内容将对新型蜂窝夹芯结构的创新设计与优化提供重要的参考依据。

火炮发射载荷下负泊松比蜂窝结构抗冲击性能研究

利用Ansys/LS-DYNA软件,对规则六边形蜂窝的抗冲击性能进行了数值仿真,验证了数值建模方法的可靠性;对火炮发射载荷下负泊松比结构减载组件的动态响应进行了研究,结果表明负泊松比蜂窝结构具有优异的抗冲击性能;分析了胞元内角、胞元尺寸、胞元壁厚等因素对减载性能的影响。研究结果可为弹载器件抗高过载设计提供借鉴。

弹丸侵彻混凝土介质的MCA方法研究

采用MCA方法,对弹丸侵彻混凝土介质进行二维模拟,不同元胞尺寸的模拟结果表明,侵彻深度要达到类似试验结果,采用3mm以下的元胞尺寸是必要的。给出靶板的破坏变形过程,得到了弹丸速度与时间变化曲线及着靶速度与侵彻深度的关系曲线,该模拟结果与试验所得数据基本吻合,从而说明MCA方法在弹丸侵彻混凝土介质的研究上是很有效的。

高压大功率VDMOS的设计研究

根据高压大电流VDMOS的特点,利用工艺模拟软件对工艺流程进行模拟。通过将已知工艺参数与工艺模拟软件相结合,对击穿电压、阈值电压、导通电阻及开关时间进行计算。根据仿真结果计算在相同耐压条件下,不同形状的元胞在不同的元胞尺寸下对应的芯片面积变化情况。

一种提高单位面积电流密度的VDMOS器件结构

针对N+掺杂区设计了一种提高单位面积电流密度的VDMOS器件结构,新结构中源极N+掺杂区为梯形结构。该结构减小了元胞的尺寸,提高了单位面积的元胞数量,从而提高了单位面积的电流密度,减小了VDMOS器件的封装尺寸。