基于脉冲寄存器的高性能低功耗电路设计实现

提出了一种高速低功耗脉冲寄存器的设计方法,并将其应用在高速DSP地址生成单元的设计中.仿真结果表明,文中提出的脉冲寄存器结构较传统的寄存器在速度、面积、功耗等指标上均有显著的提高.

用于安全集成电路的三相单轨脉冲寄存器

基于三相位求值模式提出了一种三相单轨脉冲寄存器(TSPR),该寄存器可在时钟边沿到来之后依次完成放电、充电、写入三个操作.由于输出节点在每个周期内经历一次充电和一次放电操作,因此所有数据处理过程都具有相同功耗,达到了单元功耗与处理数据无关的目的.仿真验证表明TSPR逻辑功能正确,并且具有小于1.73%的归一能量差.进一步采用TSPR实现高级加密标准(AES)算法中的8位S盒结构以验证其抗差分功耗分析(DPA)攻击能力.实验结果证明:TSPR可以将正确密钥与功耗之间的相关性系数降低81.82%,有效地减少数据处理过程中的信息泄露,提高电路的抗攻击能力.