一种基于差动放大器的超高速脉宽调整电路

设计了一种用于超高速A/D转换器的脉宽调整电路。以基准输出电压为参照,利用差动放大器输出控制时钟输出占空比,最高可工作在1.7 GHz时钟频率下,锁定精度为50%±1%;拥有20%～80%占空比输入,且能很好地抑制时钟抖动。电路采用0.18μm工艺制作,芯片面积为0.3 mm×0.1 mm,在1.9 V电源电压下,功耗小于40 mW。

一种新型差分脉宽控制环路的设计

设计了一种新型时钟稳定电路—差分脉宽控制电路。用参考电路产生参考电压,避免因采用环形振荡器等方法产生大的时钟抖动。同时,在控制电路部分用交叉耦合正反馈来调节时钟占空比。该电路采用0.18μm工艺,电源电压为1.9 V,输入时钟占空比调节范围为25%~75%,时钟频率为2 GHz,时钟抖动小于200 fs。

一种高效率的开关稳压电源的设计

本设计是一个大电流、小电压的开关稳压电源的设计。设计中主要是通过尽量减少电路的损耗来完成。通过单片机和脉宽调整电路来稳定输出电压、电流,并通过单片机的控制对整个电路进行过流保护,排除过流故障后,电源能自动恢复为正常状态。其中模拟部分由隔离变压器、整流滤波电路、DC-DC变换器组成,数字电路控制部分使用高性能低功耗的增强性51单片机,电路简洁、控制精度高低功耗。

Design considerations for the improved current-doubler-rectifier ZVS PWM full-bridge converter

The improved current-doubler-rectifier zero-voltage-switching PWM full-bridge converter (CDR ZVS PWM FB converter) achieves ZVS for the switches in a wide load range with the use of the energy stored in the output filter inductances, and the rectifier diodes commute naturally, therefore no oscillation and voltage spike occurs. The transformer needs no special manufacture method to limit the leakage inductance. The ZVS achievement and the design considerations for the output filter inductances and the blocking capacitor are discussed for the improved CDR ZVS PWM FB converter. A 540 W prototype converter is built in the lab to verify the operational principle and design considerations for the improved converter, the experimental results are also included.

(二)老式电视机维修注意配件的选择

雪莲54cm(21英寸)电视机(TA9698，7680两片老式机心)，出现“三无”故障前，图像行幅大、光栅亮度大、颜色、伴音正常，后来“三无”。