期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
一种利用自举效应的Charge-Recovery逻辑电路 被引量:9
1
作者 李晓民 仇玉林 陈潮枢 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2000年第9期887-891,共5页
提出了一种新的 semi- adiabatic逻辑电路—— Bootstrap Charge- Recovery Logic( BCRL) .该电路由 semi- adiabatic电路完成逻辑运算 ,而由自举的 NMOS管驱动负载 ,对负载的操作为 full- adiabatic过程 .BCRL电路由两相无交叠脉冲时... 提出了一种新的 semi- adiabatic逻辑电路—— Bootstrap Charge- Recovery Logic( BCRL) .该电路由 semi- adiabatic电路完成逻辑运算 ,而由自举的 NMOS管驱动负载 ,对负载的操作为 full- adiabatic过程 .BCRL电路由两相无交叠脉冲时钟电源供电 ,输出为全摆幅脉冲信号 .比较了 BCRL反相器驱动电容负载时与静态 CMOS电路及部分文献中的 semi- adiabatic电路的功耗差别 .应用 0 .65μm CMOS工艺器件参数的模拟结果表明 ,BCRL电路可以在1 0 0 MHz脉冲电源频率下正常工作 。 展开更多
关键词 逻辑电路 自举效应 Charge-Recovery
下载PDF
一种新型双采样CMOS采样保持电路
2
作者 郑晓燕 周玉梅 王洪利 《电子器件》 CAS 2007年第6期2043-2045,共3页
应用改进的双采样技术设计了一个标准CMOS模拟工艺下、采样率为80MHz的采样保持电路.应用单一时钟控制采样以消除两相采样的不匹配;采用时钟控制的双输入端运放以消除存储效应并消除大部分失调;采用栅压自举的采样开关以减小非线性失真... 应用改进的双采样技术设计了一个标准CMOS模拟工艺下、采样率为80MHz的采样保持电路.应用单一时钟控制采样以消除两相采样的不匹配;采用时钟控制的双输入端运放以消除存储效应并消除大部分失调;采用栅压自举的采样开关以减小非线性失真.仿真结果表明,在2.5V电源电压下,当输入信号频率为37MHz时,采样保持电路可获得11bit的精度,消耗13mW的功耗. 展开更多
关键词 采样保持电路 双采样 时钟歪斜 存储效应:栅压自举开关
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部