期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种利用自举效应的Charge-Recovery逻辑电路
被引量:
9
1
作者
李晓民
仇玉林
陈潮枢
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2000年第9期887-891,共5页
提出了一种新的 semi- adiabatic逻辑电路—— Bootstrap Charge- Recovery Logic( BCRL) .该电路由 semi- adiabatic电路完成逻辑运算 ,而由自举的 NMOS管驱动负载 ,对负载的操作为 full- adiabatic过程 .BCRL电路由两相无交叠脉冲时...
提出了一种新的 semi- adiabatic逻辑电路—— Bootstrap Charge- Recovery Logic( BCRL) .该电路由 semi- adiabatic电路完成逻辑运算 ,而由自举的 NMOS管驱动负载 ,对负载的操作为 full- adiabatic过程 .BCRL电路由两相无交叠脉冲时钟电源供电 ,输出为全摆幅脉冲信号 .比较了 BCRL反相器驱动电容负载时与静态 CMOS电路及部分文献中的 semi- adiabatic电路的功耗差别 .应用 0 .65μm CMOS工艺器件参数的模拟结果表明 ,BCRL电路可以在1 0 0 MHz脉冲电源频率下正常工作 。
展开更多
关键词
逻辑电路
自举效应
Charge-Recovery
下载PDF
职称材料
一种新型双采样CMOS采样保持电路
2
作者
郑晓燕
周玉梅
王洪利
《电子器件》
CAS
2007年第6期2043-2045,共3页
应用改进的双采样技术设计了一个标准CMOS模拟工艺下、采样率为80MHz的采样保持电路.应用单一时钟控制采样以消除两相采样的不匹配;采用时钟控制的双输入端运放以消除存储效应并消除大部分失调;采用栅压自举的采样开关以减小非线性失真...
应用改进的双采样技术设计了一个标准CMOS模拟工艺下、采样率为80MHz的采样保持电路.应用单一时钟控制采样以消除两相采样的不匹配;采用时钟控制的双输入端运放以消除存储效应并消除大部分失调;采用栅压自举的采样开关以减小非线性失真.仿真结果表明,在2.5V电源电压下,当输入信号频率为37MHz时,采样保持电路可获得11bit的精度,消耗13mW的功耗.
展开更多
关键词
采样保持电路
双采样
时钟歪斜
存储
效应
:栅压
自举
开关
下载PDF
职称材料
题名
一种利用自举效应的Charge-Recovery逻辑电路
被引量:
9
1
作者
李晓民
仇玉林
陈潮枢
机构
中国科学院微电子中心研究部
出处
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2000年第9期887-891,共5页
基金
国家自然科学基金资助项目 !(编号 699760 3 5)&&
文摘
提出了一种新的 semi- adiabatic逻辑电路—— Bootstrap Charge- Recovery Logic( BCRL) .该电路由 semi- adiabatic电路完成逻辑运算 ,而由自举的 NMOS管驱动负载 ,对负载的操作为 full- adiabatic过程 .BCRL电路由两相无交叠脉冲时钟电源供电 ,输出为全摆幅脉冲信号 .比较了 BCRL反相器驱动电容负载时与静态 CMOS电路及部分文献中的 semi- adiabatic电路的功耗差别 .应用 0 .65μm CMOS工艺器件参数的模拟结果表明 ,BCRL电路可以在1 0 0 MHz脉冲电源频率下正常工作 。
关键词
逻辑电路
自举效应
Charge-Recovery
Keywords
logic circuit
bootstrap
分类号
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
一种新型双采样CMOS采样保持电路
2
作者
郑晓燕
周玉梅
王洪利
机构
东北师范大学应用电子技术研究所
出处
《电子器件》
CAS
2007年第6期2043-2045,共3页
文摘
应用改进的双采样技术设计了一个标准CMOS模拟工艺下、采样率为80MHz的采样保持电路.应用单一时钟控制采样以消除两相采样的不匹配;采用时钟控制的双输入端运放以消除存储效应并消除大部分失调;采用栅压自举的采样开关以减小非线性失真.仿真结果表明,在2.5V电源电压下,当输入信号频率为37MHz时,采样保持电路可获得11bit的精度,消耗13mW的功耗.
关键词
采样保持电路
双采样
时钟歪斜
存储
效应
:栅压
自举
开关
Keywords
sample and hold circuit
double-sampling
time skew
memory effect
signal dependent clock bootstrapping switch
分类号
TN432 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种利用自举效应的Charge-Recovery逻辑电路
李晓民
仇玉林
陈潮枢
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2000
9
下载PDF
职称材料
2
一种新型双采样CMOS采样保持电路
郑晓燕
周玉梅
王洪利
《电子器件》
CAS
2007
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部