基于RTL行为模型的测试产生及时延测试方法(英)

寄存器传输级(RTL)测试产生及时延测试是当今集成电路(IC)测试技术中亟待解决的问题和研究的热点.首先从IC逻辑测试的测试产生和IC时延测试方法这两个方面系统地综述了测试产生和时延测试领域迄今为止的主要研究成果.在RTL行为描述的测试产生方面,提出了新的RTL行为模型的描述方法:行为阶段聚类描述,并提出了基于聚类的测试产生技术.将这些技术集成到RTL级ATPG系统ATCLUB中,在提高测试产生效率及缩短测试长度方面效果显著.在IC时延测试方面,提出了一种新的可变双观测点的时延测试方法。基于该方法提出了新的时延故障诊断方法,实现和完善了可变双观测点的时延测试系统DTwDO.DTwDO提供了从时延测试到故障诊断等一系列测试工具,有效减少了测试通路数,提高了故障覆盖率,并有很高的故障定位成功率.

针对串扰引起的时延故障的测试产生

串扰的出现可能会导致电路出现逻辑错误和时延故障 因此 ,超深亚微米工艺下 ,在设计验证、测试阶段需要对串扰问题给予认真对待 由于电路中较长的通路具有较短的松弛时间 ,因此容易因为串扰问题产生时延故障 针对这类故障给出了一个考虑较长通路上串扰现象的时延故障测试产生算法 ,该算法采用了波形敏化技术 实验结果表明 。

一种有效降低测试时间的SOC扫描测试设计方法

随着集成电路规模的迅速增大,巨大的测试向量带来的测试成本压力已成为芯片产品成本考虑中一个不可忽略、甚至非常关键的要素。针对目前大规模SOC芯片测试成本高的问题,提出了一种通过测试扫描链复用来减少测试时间的方法。试验数据表明,该方法在降低测试时间的同时,保持了较高的测试覆盖率,是一种较有价值的降低SOC芯片测试成本的方法。

组合电路等价性检验方法研究

分析了数字电路等价性检验方法的基本原理,对组合电路等价性检验方法进行了综合研究,讨论了各种方法的特点,指出了各种方法的优缺点及其适用场合,总结了组合电路等价性检验方法的发展规律,指出了未来的发展方向。