自动测试及其系统

Y2001-62952-55 0121371自动测试设备软件生成(含3篇文章)=Session 3:ATE software generation[会,英]//2000 IEEE Interna-tional Test Conference.—55～79(PC)本部分含3篇文章。

时序电路等价验证的触发器匹配

通常的时序电路等价性验证方法是将触发器按时序展开,从而将时序电路转化为组合电路进行验证。而一般在待验证的两个时序电路中,触发器是一一对应的,找到触发器的对应关系,时序电路的验证就会得到很大的简化。该文通过一种新的基于布尔可满足性(SAT)算法的自动测试模式生成(ATPG)匹配模型建立联接电路,使用时序帧展开传递算法比较触发器的帧时序状态输出,同时在SAT解算中加入信息学习继承等启发式算法,将时序电路的触发器一一匹配。在ISCAS89电路上的实验结果表明,该文算法在对触发器的匹配问题上是非常有效的。

基于可测性测度的蚂蚁路径ATPG算法

电路集成度和复杂度的不断增加使得电路的故障诊断越来越困难。该文在蚂蚁路径ATPG算法的基础上,引入了电路设计中的可测性分析理论,以四值动态代价分析方法(FDCM)作为蚂蚁路径搜索过程中的智能引导启发函数,实现了对原型算法的加速,并通过实验验证了该算法的良好性能。

同步时序电路中组合冗余故障识别技术

对时序电路的迭代逻辑阵列(ILA)施加组合ATPG(自动测试模式生成),可得到不可测故障识别的定理和条件,其条件针对故障电路给出。基于无故障电路的条件,其验证过程用状态图表示。并用ILA识别不可测故障均为组合冗余故障,而组合冗余故障可用长度为1的ILA实现。故可由此简化不可测故障的识别过程。并通过时序电路中的组合冗余故障识别以验证。

基于ATPG的可测性设计在RSIC CPU的应用

介绍了自动测试模式生成的测试故障模型和设计流程，以及自动测试模式生成结合可测性设计技术在测试ＲＳＩＣ

印制电路与集成电路

Y98-61299-1524 9904535考虑统计集成电路参数变化的功率估算=Power esti-mation considering statistical IC parametnc variations[会,英]/Pilli,S.& Sapamekar,S.S.//1997 IEEEInternational Symposium on Circuits and Systems.Vol.3.—1524～1527(Ⅰ)Y98-61299-1632

各种规模集成电路

Y2001-62877-230 0120662具有16Mb 嵌入式 DRAM 的60MHz 240mw MPEG-4视频电话 LSI=A 60MHz 240mw MPEG-4 video-phoneLSI with 16Mb embedded DRAM[会,英]/Nishikawa,T.& Takahashi,M//2000 IEEE International Solid-State Circuits Confefence,Digest.—230～231(EC)