基于FPGA的VME自定义总线接口设计

工件台运动控制系统为强实时、高速高精的多轴运动,在实际控制中下位机是VME64x插槽上的嵌入式处理器主控设备。VME标准协议已经定义的线路都是一致被运行了Vxworks实时运动控制卡的主控板卡占用,如果所有数据都通过主控板卡查询和转发将会导致主控板卡的数据过载,不能符合实时性的要求。因此,本文介绍了另一个独立的总线协议,用于采集光栅译码卡中的数据。由仿真和实验结果表明,该方案不仅实现了DSP与FPGA的数据传输,而且具有强实时和灵活可靠的特点。

基于FPGA的自定义总线MCMB的设计与实现

针对现在对机载数据采集系统中总线技术的要求,采用Altera公司的CycloneⅢ系列FPGA EP3C40F484,在数据采集系统中实现了自定义数据采集总线MCMB的设计。通过Modelsim进行功能仿真,并利用QuartusⅡ自带的仿真软件SignaltapⅡ在FPGA上调试验证总线IP核设计的正确性。

介绍一种用单片机普通I/O实现的自定义总线通讯方式

介绍双MCU控制系统中用普通I/O口实现自定义总线通讯的电路、原理、及实现方法。

FPGA与MCU自定义并行总线通信设计及实现

在多控制器的嵌入式系统中,控制器之间可靠的数据通信决定了系统运行稳定性。本文针对FPGA与单片机的总线通信提出了自定义并行总线通信设计方法,该总线共设有40路IO线,其中8路作为控制总线用于控制数据传输,16路作为数据总线用于单片机向FPGA发送数据,另16路数据总线用于单片机从FPGA接收数据,即采用双向16位传输方案,可以满足更大范围的数据传输要求。此外,提出了适用于该总线设置的硬件电路结构及数据传输协议。最后通过实验完成了该自定义并行总线的双向通信实验测试,结果表明该自定义总线通信实时性高,通信过程稳定可靠。

一种自定义SPI总线协议的设计与实现

针对某嵌入式系统中CPU访问FPGA内部数据的需求,文中提出了一种简易的自定义SPI总线协议。首先阐述了自定义SPI总线协议的信号定义以及时序关系,然后介绍该协议的帧格式定义以及实现原理。最后描述了软件实现流程以及逻辑内部仿真结果,确认该设计的正确性和可靠性。由于该协议有实现简单,硬件互连线少的优点,该总线完全可以替代传统的并行存储总线用于芯片间的数据访问。

主从分布式多轴控制系统同步采样机制研究

为满足多轴位控系统对各协调联动轴位置信号的同步采样精度需求,在主从分布式多轴运动控制系统架构下,提出采用FPGA实现基于自定义总线的"同步锁存、顺序读取"采样机制。在自主研发的主从分布式多轴运动控制系统实验平台上进行多轴位置信号同步采样实验。实验结果表明,所提出的同步采样机制可以有效减小顺序采样延时导致的编码器信号计数偏差;在八轴运动控制系统中各个运动轴接收到同步锁存信号的时延不确定性小于15 ns;在对1 MHz以内的光电编码器信号同步采样时两轴间的计数误差稳定在1个脉冲之内。由此验证所提出的多轴同步采样机制能满足位置信号的同步采样要求,保证在轴数增加的情况下不会对同步采样精度产生过多影响。

继电保护装置通用化硬件平台技术研究

本文以硬件平台的通用化作为继电保护装置研究的出发点,研究硬件平台的系统结构、核心总线的设计、标准模块的开发等内容。在对国内外继电保护装置分析比较的基础上,提出了一种模块化、自定义总线的设计方法,并对硬件的抗干扰措施进行了阐述,该方法可扩展性强,适用范围广,通过原理样机验证了该设计方法的有效性。

总线式并行计算构架及数据精密同步机制设计

为满足光刻机控制系统对超过20个处理器同步并行计算的需求,提出了一种多处理器同步控制系统架构.该架构采用一种分布式处理器的数据轮询调度机制,通过基于无握手传输协议的自定义数据总线,实现多块板卡处理器内数据高速低延时共享.为解决多处理器计算同步问题,系统采用时钟校准机制,使得挂接于总线的运动控制卡能够在每个伺服周期进行时钟校准,保证了系统的精密同步运行.在线重构设计实现了系统通过上位机对各个处理器间所需交互数据的灵活在线修改.测试结果表明:系统总线数据交互能力能够达到160m/s,板卡间信号延时低于10ns,能够满足光刻机控制系统的需求.