期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于电压调控自旋轨道矩器件多数决定逻辑门的存内华莱士树乘法器设计
1
作者
惠亚娟
李青朕
+1 位作者
王雷敏
刘成
《电子与信息学报》
EI
CAS
CSCD
北大核心
2024年第6期2673-2680,共8页
在使用新型非易失性存储阵列进行存内计算的研究中,存内乘法器的延迟往往随着位宽的增加呈指数增长,严重影响计算性能。该文设计一种电压调控自旋轨道矩磁随机存储器(VGSOT-MRAM)单元交叉阵列,并提出一种存内华莱士树乘法器的电路设计...
在使用新型非易失性存储阵列进行存内计算的研究中,存内乘法器的延迟往往随着位宽的增加呈指数增长,严重影响计算性能。该文设计一种电压调控自旋轨道矩磁随机存储器(VGSOT-MRAM)单元交叉阵列,并提出一种存内华莱士树乘法器的电路设计方法。所提串联存储单元结构通过电阻求和的方式,有效解决磁存储器单元阻值较低的问题;其次提出基于电压调控自旋轨道矩磁存储器单元交叉阵列的存内计算架构,利用在“读”操作期间实现的5输入多数决定逻辑门,进一步降低华莱士树乘法器的逻辑深度。与现有乘法器设计方法相比,所提方法延迟开销从O(n^(2))降低为O(log_(2)n),在大位宽时延迟更低。
展开更多
关键词
存算一体
新型非易失性
存储器
自旋轨道矩磁存储器
华莱士树乘法器
下载PDF
职称材料
题名
基于电压调控自旋轨道矩器件多数决定逻辑门的存内华莱士树乘法器设计
1
作者
惠亚娟
李青朕
王雷敏
刘成
机构
中国地质大学(武汉)自动化学院
复杂系统先进控制与智能自动化湖北省重点实验室
地球探测智能化技术教育部工程研究中心
中国科学院计算技术研究所
出处
《电子与信息学报》
EI
CAS
CSCD
北大核心
2024年第6期2673-2680,共8页
基金
国家自然科学基金(62104217)。
文摘
在使用新型非易失性存储阵列进行存内计算的研究中,存内乘法器的延迟往往随着位宽的增加呈指数增长,严重影响计算性能。该文设计一种电压调控自旋轨道矩磁随机存储器(VGSOT-MRAM)单元交叉阵列,并提出一种存内华莱士树乘法器的电路设计方法。所提串联存储单元结构通过电阻求和的方式,有效解决磁存储器单元阻值较低的问题;其次提出基于电压调控自旋轨道矩磁存储器单元交叉阵列的存内计算架构,利用在“读”操作期间实现的5输入多数决定逻辑门,进一步降低华莱士树乘法器的逻辑深度。与现有乘法器设计方法相比,所提方法延迟开销从O(n^(2))降低为O(log_(2)n),在大位宽时延迟更低。
关键词
存算一体
新型非易失性
存储器
自旋轨道矩磁存储器
华莱士树乘法器
Keywords
Processing in memory
New non-volatile memory
Spin-Orbit Torque Magnetoresistive Random-Acess Memory(SOT-MRAM)
Wallace tree multiplier
分类号
TN43 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于电压调控自旋轨道矩器件多数决定逻辑门的存内华莱士树乘法器设计
惠亚娟
李青朕
王雷敏
刘成
《电子与信息学报》
EI
CAS
CSCD
北大核心
2024
0
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部