自适应滤波器的FPGA硬件实现

采用LMS算法和FIR框架结构,对一种基于FPGA硬件的自适应滤波器系统的实现方法展开探讨。系统采用自顶向下的模块化方案设计16阶自适应滤波器。顶层文件包含两个接口、FIR滤波、误差计量和抽头系数共5个模块。系统参数前期均由MATLAB仿真验证选取最优值。硬件测试平台选用以ZYNQ-7000系列芯片为核心的开发板。加噪正弦波信号经系统滤波处理后通过示波器观测,显示去噪效果良好,且通过逻辑分析仪抓取的结果与MATLAB理论仿真结果符合度较好。系统可以封装成一个自适应反复调用的功放IP核,适用于音频、图像、视频等信号滤波处理领域,具有一定的工程应用价值。

基于无限脉冲响应滤波器的自适应滤波E型有源噪声控制算法

相对于有限脉冲响应(FIR)滤波器,无限脉冲响应(ⅡR)滤波器由于其本身自有的零-极点结构,能以较低的阶数即可与系统模型匹配。因此在有源噪声控制(ANC)中,使用ⅡR滤波器可以大大节省计算量并能提高系统效率。自适应滤波U型最小均方差(FULMS)算法是目前常用的基于ⅡR滤波器的有源噪声控制算法,但该算法却不能保证全局收敛,这大大限制了该算法在有源噪声控制中的应用。本文提出一种新的基于ⅡR滤波器的自适应有源噪声控制算法——滤波E型最小均方差算法,该算法计算量相对于FULMS算法仅略有增加,但具有良好的全局收敛性,仿真结果表明该算法具有良好的降噪效果。

一种有限脉冲响应滤波器格型结构优化方法及灵敏度分析

有限脉冲响应(FIR)滤波器是无线通信研究中多载波调制系统的主要组成单元。针对有限字长效应导致FIR滤波器性能下降问题,该文提出一种FIR滤波器格型结构改善因量化导致的滤波器系数误差,即降低系数灵敏度,利用状态空间结构表示相应改进格型结构系数,并推导分析其系数灵敏度表达式。仿真实例验证理论推导结果,即改进格型结构系数灵敏度与采样周期相关。与传统格型结构相比,在量化字长和采样周期约束下,改进格型结构频响特性曲线更接近理想频响特性曲线,系数灵敏度更小,抗有限字长效应能力更好。

基于有限长脉冲响应滤波器和aTrous算法的小波心电信号去噪

微弱低频的心电信号采集中容易受到外界环境的干扰,必须先对其进行预处理才能用于心脏疾病的诊断。Mallat算法的小波分解重构法不能有效滤除心电信号中的工频和肌电干扰;小波阈值法不能有效滤除心电信号中的工频和基线漂移,重构的心电信号会产生伪吉布斯现象。针对以上情况,提出了一种基于有限长脉冲响应滤波器(FIR)和aTrous算法的小波去噪方法。该方法综合运用了50 Hz陷波器、aTrous算法小波分解重构法和小波阈值法。仿真郑州大学第二附属医院和MIT-BIH心率失常数据库的心电信号表明,该方法能够有效去除心电信号中的工频和基线漂移,大幅度衰减肌电干扰,同时有效消除伪吉布斯现象。

基于分布式算法有限脉冲响应(FIR)滤波器的FPGA设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用方法设计实现FIR滤波器存在的问题,提出基于分布式算法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案,通过编程仿真得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短,可作为高速数字滤波设计的较好方案。

有限长脉冲响应滤波器在视频格式转换芯片中的应用

本文提出了一种高性能有限脉冲响应(FIR)滤波器结构,用于视频格式转换芯片中尺寸缩放模块算法的实现,该结构采用流水线技术1,同时结合了并行性、系数对称性、“0”的特性和乘法优化(加法代替);阐述了该FIR滤波器的设计原则和优化方法,给出了该FIR滤波器FPGA实现的框图和综合结果,与传统结构实现的FIR滤波器比较具有更高的性能和兼容性。

改进型主成份分析外插脉冲响应滤波器设计

外插脉冲响应(EIR)滤波器设计技术是一种低复杂度有限冲击响应(FIR)滤波器设计技术,而基于主成份分析(PCA)的EIR(PCA-EIR)滤波器设计技术是一种有效(算法执行简单,效果较好)的EIR滤波器设计技术。PCA-EIR技术通过对由原型FIR滤波器系数组成的系数矩阵采用PCA技术进行降维来近似合成原型FIR滤波器,以达到降低原型滤波器硬件执行复杂度的目的。本文提出了一种简单有效的改进型PCA-EIR技术,其基本思想是将系数矩阵的前若干列向量保持不变,对剩余部分列向量组成的矩阵采用PCA技术进行降维来合成原型FIR滤波器。所提出改进型PCA-EIR技术的算法执行复杂度与传统PCA-EIR技术相当,且在滤波器频率响应指标基本相等的前提下,改进型PCA-EIR技术节省3.5%-17.5%乘法器和25.6%-51.6%加法器,从而进一步降低了FIR滤波器的硬件执行复杂度。

自适应有限冲激响应滤波器的FPGA实现

对于传统的固定系数滤波器,分布式算法可以利用查找表有效提高其运行速度;但是对于自适应滤波器,其系数是不断调整的,不可以直接应用分布式算法。依据分布式算法设计了一种适用于自适应滤波器的现场可编程门阵列(FPGA)实现方法,并在Xilinx公司提供的ISE软件平台上应用Verilog硬件设计语言(HDL)进行编程,利用Modelsim和Matlab软件进行了仿真。仿真结果基本一致,验证了自适应有限冲激响应滤波器的FPGA实现方法是可行的。

一类离散时变系统的在线无限脉冲响应滤波逆控制

针对一类离散时变系统,提出了一种基于自适应惯性权重合作粒子群(AIW-CPSO)算法的在线无限脉冲响应(IIR)滤波自适应系统辨识方法,实现零极点实时跟踪的全匹配控制.IIR滤波器可解决有限脉冲响应(FIR)滤波器在辨识时变系统时因其相关矩阵的特征值会无规律变大而被迫离线训练的问题.同时又降低了在线训练所需的权值向量长度,提升了优化与建模效率.本文设计的自适应惯性权重合作粒子群(AIW-CPSO)算法可在传统粒子群优化(PSO)算法的基础上更好地解决因选用IIR滤波器所带来的全局优化问题.通过仿真分析可以看出,对于此类离散时变系统,基于在线AIW-CPSO-IIR滤波器的自适应逆控制方法可以快速有效的实现未知对象的在线建模,同时实时跟踪时变系统的特征值变化.

基于一种新的三模集的低通FIR数字滤波器设计

本文对低通有限脉冲响应(FIR)数字滤波器的设计进行了研究;在对常用三模集和传统的具有脉冲响应系数的FIR数字滤波器分析的基础上,提出将一种新的三模集应用于低通FIR数字滤波器设计的新方法。该FIR滤波器由多个乘法-累加器单元构成,实现正向转换器、并行算术通道和逆向转换器的功能。正向转换器将一个二进制数编码成一个关于模集的余数表示的数,每个算术通道对模集的每个模进行模乘和累加,逆向转换器将一个余数表示的数解码为其等效的二进制数,算术通道以完全并行的架构工作,从而实现轻量化的计算和简单的结构;最后的仿真实验结果不仅验证了本文提出的设计方法的有效性,而且相比于传统的单向转换设计,本文提出的设计方法有更小的滤波器系数偏差和更好的频率响应等波纹特性。

一种改进的FIR数字滤波器自适应设计方法

提出了一种迭代算法 ,在 FIR数字滤波器的自适应设计过程中自动改变各个频率指标上代价因子的值 ,最终实现代价因子的最优取值。利用这种改进方法 ,可以实现 FIR数字滤波器和设计指标之间的最佳拟合。给出了两个设计实例 ,其中幅度响应每倍频程衰减 6 d B的滤波器 ,可以用于模拟水声阵列接收的宽带海洋噪声 ,而高精度时延的滤波器 ,则可以实现波束形成中所需要的非整数倍采样间隔的时延。

基于时间模式信号处理的三阶FIR滤波器实现

文中提出了一种基于时间模式信号处理电路的三阶低通有限脉冲响应(FIR)滤波器的实现。滤波器拓扑由一组新颖的构建块组成,这些构建块在时间模式下执行必要的功能,包括z-1运算、时间加法和时间乘法。设计的时域三阶FIR滤波器的输出与采样频率同步,且该滤波器的拓扑结构是模块化的,因此只需增加延迟和乘法器的数量就可以创建高阶滤波器。滤波器是在28 nm三星全耗尽绝缘体上硅FD-SOI工艺中设计的,电源电压为1 V,采样频率为5 MHz,仿真结果验证了理论分析的正确性,FIR滤波器在50 kHz的输入频率下实现了38.6 dB的信噪加失真比(SNDR),功耗约为200μW。

微电网并网逆变器频率自适应前馈双模重复-比例控制

重复控制因其能有效抑制谐波信号而被广泛应用于逆变器控制中,但其动态性能较差,且在电网频率波动时谐波抑制性能下降严重。为此,该文提出一种频率自适应前馈双模重复-比例控制。在双模重复控制的内模中加入前馈环节改善系统的动态性能,并使用无限脉冲响应滤波器实现对电网频率波动导致的分数延迟精确近似。该文给出频率自适应前馈双模重复-比例控制的原理、稳定性分析和参数优化设计过程。实验结果证明了所提出的控制方法在电网频率波动时能抑制并网电流谐波,且具有较好的动态性能。

未知非线性多智能体系统的分布式有限时间自适应神经网络控制

针对一类具有未知磁滞输入的非线性多智能体系统,提出了一种基于改进命令滤波器的分布式预设性能自适应神经网络渐近一致控制方案。首先,为保证系统的跟踪性能,提出了基于新型性能函数的有限时间Funnel控制方案,使得跟随者与领导者在有限的时间内输出一致。其次,利用径向基神经网络和放缩方法消除了未知非线性的影响。然后,使用命令滤波器解决了传统递归方法的“微分爆炸”难题。理论分析表明:该控制方案消除了未知磁滞输入的影响并且实现了一致性误差渐近收敛至0。最后通过实例仿真验证了文中控制方案的有效性。

基于改进蝗虫优化算法的FIR滤波器设计

针对蝗虫优化算法(GOA)在设计有限脉冲响应(FIR)数字滤波器时易陷入局部最优等问题,引入参数c非线性递减、自适应步长的Levy飞行策略,提出一种改进的蝗虫优化算法(IGOA)并将其应用在FIR数字滤波器设计上。仿真结果表明与原始GOA和粒子群算法(PSO)相比,改进的蝗虫优化算法设计FIR数字滤波器时更加稳定、有效。

基于可重构FPGA技术的自适应FIR滤波器的实现

有限冲激响应(FIR)滤波器设计遇到的难题是滤波要进行大量乘法运算,即使是在全定制的专用集成电路中也会导致过大的面积与功耗。对于用硬件实现系数是常量的专用滤波器,可以通过分解系数变为应用加、减和移位而实现乘法。FIR滤波器的复杂性主要由用于系数乘法的加法器/减法器的数量决定。而对于自适应FIR滤波器,大多数场合下可用数字信号处理器(DSP)或CPU通过软件编程的方法来实现,但是对于要求高速运算的场合,VLSI实现是很好的选择。基于这一考虑,可以用符号数的正则表示(CSD)码表示系数,再利用可重构现场可编程门阵列(FPGA)技术实现。可重构结构的应用,能保证系统的其余部分同时处于运行状态时实现FIR滤波器系数的更新。文中利用CSD码和可重构思想,提出了用FPGA实现自适应FIR滤波器的一种方案。

基于指令滤波的直驱永磁风机自适应有限时间反推控制

为解决额定风速以下直驱式永磁同步风力发电系统最大功率跟踪控制问题,提出一种基于有限时间指令滤波的自适应反推控制器。建立了直驱式永磁同步风力发电系统的动力学模型。引入高阶滑模微分器作为指令滤波器,并设计滤波补偿信号,解决了传统反推法中“计算爆炸”和控制器饱和问题,并保证有限时间收敛。使用自适应算法克服参数变化和系统未建模部分的影响,增强系统鲁棒性。利用Matlab/Simulink建立仿真模型,验证了控制器的有效性,与传统PI控制和反推控制器相比,克服了参数不确定性的影响,并具有更快的响应速度。

LCL型光伏并网逆变器频率自适应控制系统设计

光伏并网过程中出现的电网频率波动会使系统采样频率与电网实际频率的比值不再为整数,导致传统重复控制器的谐振频率偏离电网实际频率,谐波抑制能力下降。针对电网频率波动导致并网系统谐波含量上升、控制精度下降的问题,采用了基于Lagrange插值算法的有限脉冲响应滤波器自适应逼近分数阶延迟,实现了系统对电网频率波动的自适应。结合并网逆变器并网运行仿真,验证了所提控制方法对电网波动的适应性及参数设计的正确性。

基于有限脉冲响应滤波器的数字全息零级像消除

针对数字全息中零级像的存在影响数字再现像的质量,分析数字全息图的记录、再现原理及频谱特性,提出了一种利用有限脉冲响应滤波器消除全息图数字再现中零级像的方法。该方法只需记录一幅数字全息图,不需要相移器材或其他辅助设备,直接利用数字图像处理对数字全息图在空域进行预处理,消除全息再现时的零级像干扰。对比了数字模拟和实验拍摄到的全息图在应用有限脉冲响应滤波器消除零级像前后的再现结果,表明该方法可消除零级衍射像,改善重建像质量,并且算法简单。

高速并行FIR滤波器的FPGA实现

提出了一种基于多相滤波器的并行有限脉冲响应(finite impulse response,FIR)滤波器结构,可以有效提高滤波器运算的吞吐率,与传统的串行滤波器结构比,并行滤波器运算速度可以提高L倍,其中L为并行的路数,并且运算延迟小。首先从理论上分析了基于多相滤波器的并行滤波原理,并以八路并行为例,对FIR滤波运算做了浮点仿真验证。然后用经典符号数表示以及优化定点滤波器系数,并针对滤波器系数设计了流水线结构。最后在Altera的Stratix II系列芯片上实现了定点并行滤波器。可编程逻辑阵列(field programmable gatearray,FPGA)编译以及下载测试结果表明,该滤波器仅占用少量的资源,其等效吞吐率可以达到2 GHz。