基于边界扫描技术的VLSI芯片互连电路测试研究

对VLSI芯片互连电路测试过程数学描述模型及测试原理进行了研究 ,在此基础上提出了一种基于边界扫描技术的VLSI芯片互连电路测试实现方案。以PC机为测试平台的测试实验结果表明 :该方案成功地完成了边界扫描机制试验电路板上互连电路的桥接、S -A -1型、S -A

芯片互连线频变电感和电阻参数提取的程序化

用导体截面矩量法提取多导体芯片传输线电阻和电感频变分布参数时 ,为了使矩量法程序化 ,提出了几种不同的网络划分方法 .通过运行相应的 C++程序 ,比较了它们对参数提取结果的影响和计算时间 .结果表明 ,网格划分方法精度高、计算时间短 .

芯片互连超声键合技术连接机制探讨

超声键合是实现集成电路封装中芯片互连的关键技术之一。对于超声键合过程焊点形成机理以及超声在键合过程中发挥的作用的正确理解是实现参数优化和获得可靠焊点的关键。综述了超声键合技术连接机理,归纳总结并探讨了四种键合机制,包括:摩擦生热键合理论、位错理论、滑动摩擦及变形理论和微滑移理论。

基于3D封装芯片互连的固液互扩散低温键合机理及可靠性研究

芯片互连技术成为下一代制造技术的一大核心挑战，三维芯片互连或堆叠作为新一代封装技术应运而生。随着三维（3D）封装中器件节点尺寸的日益减小，急需开发低温键合技术避免对芯片性能的损害。

边界扫描技术及其在VLSI芯片互连电路测试中的应用

本文介绍了支持JTAG标准的IC芯片结构、以PC机作平台,针对由两块Xilinx公司的xc9572_pc84芯片所互连的PCB板,结合边界扫描技术,探讨了芯片级互连故障的测试与诊断策略。体现了边界扫描技术对于芯片互连故障测试检验效率高,控制简单方便,易于实现的优越性。

英特尔芯片互连等多项尖端技术的进程

在最新的大量技术报告中．英特尔就其对多核处理器的未来研究．透露了更多的详细信息。其中的亮点包括：数据率达到15Gbps的新型超低功耗芯片到芯片互连的研究成果．以及在多个内核和及其内存更有效的扩展任务的各种技术。但是，英特尔没有透露在其商用产品中何时会采用这些新技术。

新型的芯片间互连用CMOS/BiCMOS驱动器

从改善不同类型 IC芯片之间的电平匹配和驱动能力出发 ,设计了几例芯片间接口 (互连 )用 CMOS/Bi CMOS驱动电路 ,并提出了采用 0 .5 μm Bi CMOS工艺 ,制备所设计驱动器的技术要点和元器件参数。实验结果表明所设计驱动器既具有双极型电路快速、大电流驱动能力的特点 ,又具备 CMOS电路低压、低功耗的长处 ,因而它们特别适用于低电源电压、低功耗高速数字通信电路和信息处理系统。

一种求芯片内互连线分布电容的方法

为求取芯片内互连线分布电容 ,将其等效为三维拉普拉斯方程的求解 .采用有限差分法解方程 ,并利用截断边界条件截断无穷边界以减小计算量 .实例表明 ,该方法是可行的 。

基于PCB介质的芯片间无线互连及60GHz天线设计

基于印刷电路板(printed circuit board,PCB)介质的芯片间无线互连结构,设计一种60 GHz单极子天线.天线半径为0.04 mm,长度为0.84 mm,天线1、2、3和4代替4个芯片的4个管脚,伸入PCB介质中(厚度为2 mm,面积为20 mm×20 mm).天线1为发射端,其余为接收端.利用HFSS软件仿真得到模型中天线间的S参数S11、S21、S31和S41分别为-19.00、-64.75、-64.75和-76.30 dB.以5 V、60 GHz正弦波信号激励发射天线,接收天线2、3和4分别收到振幅为4.80、4.80和0.47 mV.当发射激励为120 Gbit/s伪随机二进制码时,接收天线收到的信号眼图清晰,理论验证了利用单极子天线实现基于PCB的芯片间无线互连的可行性.

卷积码在60 GHz芯片间无线互连系统中的性能分析

针对60 GHz芯片间无线互连系统中信号幅度衰落及多径时延,导致信道产生突发性错误引起误码率增大的问题,从编码增益和译码能耗角度研究了该系统中卷积码的性能。根据60 GHz芯片间无线互连系统特点,分析了适用于此场景的CM7.2信道特性以及编码系统接收信噪比。结合信道编码理论,推导了卷积码的临界距离,得到了编码系统的能效衡量标准。在此理论研究的基础上,通过MATLAB对卷积码进行了蒙特卡洛数值仿真,得到了编码增益,进而分析了最大通信距离。通过QuartusⅡ对卷积码进行了电路能耗仿真,得到了编译码能耗,进而分析了临界距离。综合考虑卷积码的编码增益、译码能耗及有效通信距离,提出了可优先采用的编码方案。为60 GHz芯片间无线互连系统以及其他60 GHz近距离无线通信系统提供了纠错编码方面的技术参考。

60GHz毫米波在芯片无线互连中的传播特性研究

研究了60GHz毫米波在芯片无线互连特定场景下的电磁传播问题。应用完整电磁理论,以单极阵子为研究对象在收发天线正对、非正对两种情形中,对径向分量在完整电磁波中的作用进行理论分析及数值仿真。数值仿真结果表明:当收发天线间距小于3倍波长时,径向分量对完整电磁波有一定的贡献;当收发天线间距大于3倍波长时,可应用传统远场分析进行近似处理。此外,在HFSS中对特定的芯片间无线互连场景进行了建模及电磁仿真:当天线两端到PCB介质板的距离约小于0.7~0.8mm时,PCB介质板对电磁波的反射会对天线造成一定的频偏,该频偏随着天线到PCB介质板的距离的增大而减小;当天线两端到PCB介质板的距离约大于0.7~0.8mm时,基本不会造成频偏。这为60GHz毫米波在芯片间无线互连中的应用提供了电磁传播的理论依据。

一种云服务器互连芯片交叉开关的设计与实现

在高端云服务器系统中,计算节点间的互连芯片通过Cache一致性协议将多计算节点互连组成分布式和共享内存空间系统,对接口传输速率和路由交换效率要求较高。文中通过分析Cache一致性协议报文的传输特点和互连网络转发需求,设计实现了一种互连芯片的高阶非对称交叉开关。设计通过了系统级的仿真验证,基于FPGA实现的云服务器互连芯片原型验证系统进行了实际带宽测试和芯片带宽匹配优化。互连芯片流片后的系统实测结果表明,满足功能要求,互连网络处理模块延迟8.75ns,吞吐率65.03%,达到了设计目标。

增强混成式焦平面器件互连芯片可靠性的几点措施

主要讨论了互连及后继工序对互连芯片的要求,以及提高五连芯片可靠性的几点措施,如重熔原理与方法、互连参数选择、聚胺树脂填充等。文中所采用的红外器件为InSb面阵芯片,CMOS读出电路制作在Si材料上。

基于超材料构建的PCB通信信道芯片无线互连通信研究

提出了一种基于蘑菇型电磁超材料构建的PCB(Printed Circuit Board)的芯片间/芯片内射频通信设计模型.该设计用单极子天线模拟芯片管脚,利用PCB介质作为通信信道,并填充一层超材料吸收多径传播中部分电磁波,降低天线回波损耗和改善天线之间相关度.分析电磁波在PCB介质内传播途径及超材料对其影响.对发射天线输入频率为20GHz不归零伪随机二进制信号,接收天线输出信号的眼图清晰端正.从频域和时域结果分析表明芯片-PCB无线互连可行,而且超材料能够明显改善通信信道而提高信号传输质量.

基于人工磁导体的芯片内/芯片间无线互连单极子天线传输特性研究

提出了一种新的用于芯片内/芯片间无线通信系统中的基于人工磁导体(Artificial Magnetic Conductor,AMC)结构的单极子管脚天线阵列模型.印刷电路板(Printed Circuit Board,PCB)采用厚度3mm的FR4介质,形状为边长50mm正方形.4个单极子天线分布在PCB基板中心15mm×15mm的正方形各顶点上,代表4个芯片的4个管脚.天线为铜材质,长度2.6mm,直径1.5mm.在PCB介质中嵌入了一个周期性人工磁导体铜质平面,4个单极子天线形成一个4端口网络.在仿真基础上,进了实物加工测试.实测结果表明,具有AMC的天线阵列回波损耗(S_(11))-10d B频带为13.02GHz^15.73GHz;在14.22GHz处,S_(11)的幅度达到最小值-27.25d B,S_(21)、S_(31)、S_(41)分别为-26.26d B、-19.23d B、-21.14d B.与不含AMC结构的天线阵列相比,S参数得到了有效改善,其中S_(11)改善了约3.63d B,S_(21)、S_(31)、S_(41)分别提高了2.05d B、7.21d B、5.28d B.验证了在PCB介质中嵌入AMC结构,可以有效提高单极子天线间的电压传输系数,增加信号的功率传输增益.

高速IC芯片内互连线频变参数的有效提取方法

采用二维时域有限差分（２Ｄ－ＦＤＴＤ）法精确计算了高速集成电路芯片内互连线的频变等效电路参数．有耗吸收边界条件和非均匀渐变网格技术的提出和应用减少了空间网格的数目，用时间序列预测的方法来预测时域信号或提取传输线频域参数大大减少了ＦＤＴＤ模拟时间，明显提高了计算效率．传输线特性的计算考虑了导体和硅基片损耗，计算结果与其他方法及测量结果比较，一致性较好．

60 GHz芯片间无线互连系统的MMSE-RAKE接收机误码性能分析

针对60 GHz芯片间无线互连信道中存在的多径衰落问题,将匹配滤波器和最小均方误差算法应用到60 GHz脉冲通信系统,重点分析多径信道下采用最小均方误差合并算法的RAKE接收机的误码性能。在IEEE 802.15.3c信道模型的基础上,对采用不同合并方式、不同干扰用户数目下的RAKE接收机误码性能进行了研究。仿真结果表明,随着干扰芯片数量的增加,引入匹配滤波器和最小均方误差算法的RAKE接收机不仅降低了接收机的采样率,而且有效提高了系统抗多用户干扰的能力,为芯片间无线互连系统的RAKE接收机设计提供了技术参考。

芯片间无线互连通信系统结构设计

在分析了射频互连、交流耦合互连、三维互连、光互连以及基于片上天线无线互连等系统的优点、缺点基础上,阐述了基于印刷电路板(Printed Circuit Board,PCB)实现芯片间无线互连的新结构:以芯片管脚作为收发天线,利用PCB介质形成无线通信信道。与其它互连方式相比,在减少PCB层数、减少对外部环境的电磁污染、实现无线多信道以及兼容互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺等方面具有明显优势。设计了工作于60GHz的4个单极子天线阵列,代表2个芯片的4个管脚,仿真结果表明发射天线的S11在60 GHz时达到-19 dB,在4080 GHz之间均小于-10 dB,相对带宽约为50%,满足超宽带无线通信要求。

硅光子芯片互连应用开创新时代

高速光通信在过去30几年来的发展下，已经成为有线高速信息传输的标准。在2000年受到美国经济泡洙化及网络市场对带宽需求不如预期的影响下，光通信产业与客户端的拓展曾经沉寂一段时间。过去除政府单位或具大型网络建置的企业外，一般终端使用哲直接享受高比特率传输的机会并不高。虽然目前高速光通信应用的领域仍以远距离的骨干网络服务为主，

Torus结构的芯片上光互连网络损耗分析和优化

基于硅基波导、十字状波导交叉和基于波导微环的光交换器件的损耗特性,对Torus结构的芯片上光互连网络建立了损耗模型,利用该模型来对芯片上光互连网络进行光器件级、光路由器级和网络级的损耗特性分析,同时建立芯片上光互连网络损耗自动分析系统.依据该系统可以得到不同网络规模下的最大损耗,并分别分析了基于Crossbar、Cygnus和Crux路由器的torus结构网络的损耗特性.传输损耗随着网络规模的扩展而增加,最小的传输损耗出现在M=N时.同时,可以得到采用Crux路由器构成的芯片上光互连网络的传输损耗最小,小于Cygnus构成的芯片上光互连网络约5 dB.