大规模芯片内嵌存储器的BIST测试方法研究

随着大规模芯片的块存储器(block random access memory,BRAM)数量不断增多,常见的存储器内建自测试(memory build-in-self test,Mbist)方法存在故障覆盖率低、灵活性差等问题。为此,提出了一种新的基于可编程有限状态机的Mbist方法,通过3个计数器驱动的可编程Mbist控制模块和算法模块集成8种测试算法,提高故障覆盖率和灵活性。采用Verilog语言设计了所提出的Mbist电路,通过Modelsim对1 Kbit×36的BRAM进行仿真并在自动化测试系统上进行了实际测试。实验结果表明,该方法对BRAM进行测试能够准确定位故障位置,故障的检测率提高了15.625%,测试效率提高了26.1%,灵活性差的问题也得到了很大改善。

弹性压接型IGBT器件封装结构对芯片内部电场的影响研究

高压大功率电力电子器件内部电场的准确计算,是保证器件绝缘设计满足要求的基本条件。首先,在静态场下建立考虑封装绝缘结构和芯片半导体载流子输运过程的耦合电场计算模型,并利用高压芯片反向特性测量平台,测量获得3300V高压芯片的耐受电压,与文中所建立模型的计算结果相对比,结果表明,计及芯片和封装耦合后,芯片耐受电压的计算结果与测量结果之间的误差由不考虑封装时的4.96%降低为0.8%。此外,以文中所使用的3300V高压芯片终端结构为例,应用耦合电场计算模型,计算在不同电压下的弹性压接封装结构下电场的分布分布特性,计算结果表明在2000V下,计及封装和芯片耦合后,芯片内部最大电场为不考虑封装结构时的1.24倍,且最大电场由终端区中部转移到末端。随着施加电压的增加,封装绝缘结构对于芯片电场的影响逐渐增大,芯片终端区表面电场显著增加甚至超过芯片内的最大电场。最后,利用部分电容模型,给出外部封装对于芯片电场影响的机理解释,并分析半导体–绝缘体界面电荷密度以及外部封装绝缘材料的介电常数对于芯片电场的影响规律,该文的结果可为高压大功率器件绝缘设计提供参考。

基于共面斜叉指状电极的微流控芯片内液滴检测技术

为了监测微流控芯片内的反应过程及反应程度,对液滴在反应中的状态及内容物含量变化进行实时检测变得至关重要。利用T型微流路通道生成微液滴,通过对氧化铟锡(ITO)玻璃进行腐蚀获得共面斜叉指状电极,在电极表面旋涂钝化层避免电极污染。微流路通道中的液滴进入共面电极感应区域可有效引起其电容量变化,进而可以检测芯片内液滴的数量、平均长度、流速和内容物含量等。实验结果表明,设计的共面斜叉指状电极检测灵敏度优于传统的单对并列电极的24%以上。借助光学检测方法得到液滴长度检测的误差在6%以内。利用本检测装置对不同质量分数的甲醇、乙醇和异丙醇液滴进行了检测。实验结果的变化规律与电容检测理论相一致,验证了本液滴检测装置的有效性和可靠性。

芯片内/间无线互连技术发展综述

为了解决超大规模集成电路布线复杂的问题,无线互连技术(WIT)应运而生。介绍了实现芯片内/间无线互连的两类技术,一类是基于片上天线的无线互连技术,另一类是基于AC耦合的无线互连技术。从实现成本、功耗,传输性能方面对这两类技术进行了分析与比较,讨论了它们的具体应用及适用范围,同时也总结了两者目前存在的问题,并指出了其未来的研究方向,对今后芯片内/间无线互连技术的应用研究具有一定的参考意义。

基于人工磁导体的芯片内/芯片间无线互连单极子天线传输特性研究

提出了一种新的用于芯片内/芯片间无线通信系统中的基于人工磁导体(Artificial Magnetic Conductor,AMC)结构的单极子管脚天线阵列模型.印刷电路板(Printed Circuit Board,PCB)采用厚度3mm的FR4介质,形状为边长50mm正方形.4个单极子天线分布在PCB基板中心15mm×15mm的正方形各顶点上,代表4个芯片的4个管脚.天线为铜材质,长度2.6mm,直径1.5mm.在PCB介质中嵌入了一个周期性人工磁导体铜质平面,4个单极子天线形成一个4端口网络.在仿真基础上,进了实物加工测试.实测结果表明,具有AMC的天线阵列回波损耗(S_(11))-10d B频带为13.02GHz^15.73GHz;在14.22GHz处,S_(11)的幅度达到最小值-27.25d B,S_(21)、S_(31)、S_(41)分别为-26.26d B、-19.23d B、-21.14d B.与不含AMC结构的天线阵列相比,S参数得到了有效改善,其中S_(11)改善了约3.63d B,S_(21)、S_(31)、S_(41)分别提高了2.05d B、7.21d B、5.28d B.验证了在PCB介质中嵌入AMC结构,可以有效提高单极子天线间的电压传输系数,增加信号的功率传输增益.

高速IC芯片内互连线频变参数的有效提取方法

采用二维时域有限差分（２Ｄ－ＦＤＴＤ）法精确计算了高速集成电路芯片内互连线的频变等效电路参数．有耗吸收边界条件和非均匀渐变网格技术的提出和应用减少了空间网格的数目，用时间序列预测的方法来预测时域信号或提取传输线频域参数大大减少了ＦＤＴＤ模拟时间，明显提高了计算效率．传输线特性的计算考虑了导体和硅基片损耗，计算结果与其他方法及测量结果比较，一致性较好．

FPGA芯片内部信号实时监测方法研究

在实际的电子设计过程中,设计文件下载到目标器件后,其内部各工作点的信号监测是每个设计人员较为关心的问题.嵌入式逻辑分析仪可以随设计文件一并下载到目标器件中,以捕捉设计者感兴趣的目标芯片内部信号节点处的信号.本文详细论述了利用SignalTapⅡ嵌入式逻辑分析仪如何实时监测FPGA内部信号.在示例流程中,将一正弦波控制器设计电路中内部的3个信号节点进行采样分析.

芯片内互连线电阻和电感频变分布参数提取

本文使用导体截面矩量法提取芯片内互连线电阻和电感频变分布参数。根据芯片内多接地导体的情况重新推导了公式 ,实现了对算法的改进。研究了硅衬底导电率变化对金属绝缘半导体传输线的分布电阻和分布电感参数的影响。通过两个例子的计算 ,证明算法可应用于芯片内互连线参数提取。

TFT-LCD驱动芯片内置电源电路IP核设计

设计了一种采用0·25μmCMOS低压/中压/高压混合电压工艺的TFT-LCD驱动芯片内置电源电路IP核.该IP模块包括低压降线性稳压电路、电荷泵升压/反压电路、VCOM驱动电路和VGOFF驱动电路等,能够提供驱动芯片的系统工作电压和TFT-LCD的驱动电压.所产生的电压值可实现编程控制,具有启动时间快、工作稳定和较低的温度系数等特点.仿真与测试结果表明,在上电200ms后能够生成稳定、正确的输出电压.电源电路模块的总静态功耗小于2mW.

手机用TFT-LCD驱动芯片内置SRAM的研究与设计

内置单端口SRAM是单片集成的TFT-LCD驱动控制电路芯片中的重要模块,主要功能是存储CPU送来的一帧画面的显示图像数据以及输出数据到显示单元,其主要性能指标是存储速度和消耗功率。文章讨论了内置SRAM的分块存储结构,阐述了SRAM存储单元的设计方法。在预充电路的设计中采用了分块预充机制,既节省了功耗又保证了预充时间,同时提出了预充时位线电荷再利用设计方案,使得预充电功耗降低了1/2左右。采用0.25μmCMOS工艺设计并实现了TFT-LCD驱动控制电路芯片中的SRAM模块,其容量为418kbits。NanoSim仿真结果表明,SRAM存储单元的读写时间小于8ns,当访存时钟频率为3.8MHz时,静态功耗为0.9mW,动态功耗小于3mW。

CD-like全血分析芯片内压缩空气的定量泵送

为了克服离心式微流控芯片上血清提取对虹吸管亲水性的依赖,保证离心式微流控芯片功能的稳定性和可靠性,在芯片上设计了连接于血液分离腔的压缩空气腔,实现了高转速下血液的分离。基于压缩空气的辅助作用,并通过转速降低导致压缩空气腔内所储存气体压强的释放对血清的泵送作用,实现了离心式微流控芯片上血清的定量提取。基于等温气体的热力学平衡理论,分析了压缩空气腔压缩体积和虹吸管内液面位置与电机转速之间的关系,给出了基于压缩空气辅助作用的离心式血清提取结构的设计规律。以聚甲基丙烯酸甲酯(PMMA)为基材,采用CO2激光加工工艺,制作了离心式血清提取芯片,并测试了不同转速下被压缩气体的体积和血清液面在虹吸管中的位置。实验结果表明:转速为4000r/min时,空气的被压缩量为8.7μL,虹吸管能有效抑制全血溢出以防止全血进入血清提取腔;当转速降为1000r/min时,压缩气体所储存压强得到释放,克服了离心力,并驱动血清流过虹吸管最高点,进而实现血清的定量提取。

FPGA芯片内数字时钟管理器的设计与实现

在FPGA芯片内,数字时钟管理器(DCM)不可或缺,DCM主要完成去时钟偏移、频率综合和相位调整的功能,其分别由延迟锁相环(DLL)、数字频率合成器(DFS)以及数字相移器(DPS)三个模块来实现。对这三个模块的原理及设计进行了详细地阐述,并给出了仿真结果,该DCM电路通过了0.13μm工艺流片。测试结果表明,在低频模式下,该DCM能工作在24～230 MHz之间;在高频模式下,该DCM能工作在48～450 MHz之间,其输入及输出抖动容忍度在低频模式下能达到300 ps,在高频模式下能达到150 ps。

一种嵌入式Java芯片内核——JC401

首先分析了目前 Java的应用情况 ,指出嵌入式 Java芯片具有很大的市场需求 ,然后结合嵌入式系统的特点简单分析了当前几种 Java虚拟机实现技术的缺点 ,提出了在嵌入式 Java芯片内核 JC40 1中采用瘦型 JIT的设计思想 ,通过对 JIT的硬件支持和相关软件的配合 ,达到减少 JIT运行时间和内存开销 ,获得高效的 Java性能与较好的性能价格比的目标 ,然后具体介绍了 JC40 1内核的总体结构与主要技术特点 ,进行了性能分析与评估 ,证明了设计思想的正确性 ,最后举例说明 JC40 1具有很好的市场前景 .

TFT-LCD驱动芯片内置电荷泵频率及开关网络优化

引入了一种应用于TFT-LCD驱动芯片的内置正负倍压电荷泵结构。在对其动作原理进行分析的基础上,对该电荷泵进行了时钟频率及开关网络中开关尺寸的优化并得到了最优的升压效率及功率效率。基于0.18μm高/中/低混合电压CMOS工艺的仿真结果表明,该优化方案是行之有效的:电路工作在最优时钟频率f=15kHz时,可以使升压效率达到最大值(2mA负载,升压效率最高达到86.7%);而开关网络采用最优的开关尺寸设置,可以使电荷泵的功率效率达到最高(2mA负载,f=15kHz,功率效率经优化后达到83.6%)。该电荷泵电路已被成功应用于一款TFT-LCD驱动芯片中。

不同材质微芯片内细胞生长状态分析

微系统技术在细胞生物学方面的研究中已得到广泛应用。了解细胞在微系统芯片内的生长状态,对于利用微系统技术进行细胞研究有重要的指导意义。玻璃和聚二甲基硅氧烷(polydimethylsiloxane,PDMS)是目前制作细胞培养微芯片的主要材料。通过向以二者为基底材料制作的细胞培养微芯片内导入内皮细胞进行培养,利用实验室构建的细胞成像分析系统观察和分析细胞在不同基底材料的芯片内5天的增殖情况,同时研究了基底材料的预处理方法以及培养基对细胞增殖的影响。

芯片内互连线计算中的一种算法实现

文章解决了将“变方向隐式方法的三维时域有限差分法”(3D AD I-FDTD)应用于高速芯片内互连线的电磁场计算中很多关键问题,包括源的产生方案及其数值结构,具体边界吸收条件的差分格式。特别是针对芯片互连线中的多层介质、多导体线的结构,提出了稀疏的矩阵模型和可变网格的划分。数值实验表明,对原有AD I-FDTD方法所做的这些改进,能够在保证适当精度的情况下提高计算速度。

SoC芯片内嵌模数转换器的验证测试

如何对系统芯片(SoC)中内嵌的模数转换器进行验证测试,是集成电路测试技术研究的重点和难点之一。对一款应用于有线数字电视传输中信道解调解码芯片中内嵌模数转换器的测试方法进行了研究,在分析芯片功能和引脚的基础上,列出了具体的测试夹具开发方案和电路引线图,针对内嵌式ADC的特点,给出了测试向量中测试矢量的时序关系,根据时序关系编写了测试向量,基于以上基础,完成了内嵌式ADC的测量,并总结了测量内嵌式ADC时需要注意的问题。

集成LCoS芯片内的可编程多通道参考电压产生器(英文)

在LCoS显示芯片内集成参考电压产生器有很多优点,能产生更精确的参考电压、LCoS屏接口的外围引线更少、芯片系统的整体功耗更低、可靠性更高等。提出了集成LCoS芯片内的可编程多通道参考电压产生器的设计,分析了LCoS显示系统中参考电压的作用,给出了部分电路的原理图、版图以及电路低功耗的实现方法。整个电路系统有I2C接口电路、多通道寄存器、控制电路、多通道DAC以及多通道缓冲器组成。重点介绍了参考电压产生器中多通道DAC和多通道缓冲器的设计,并且用EDA设计工具完成了对部分电路原理图的设计和仿真。最后用SMIC CMOS工艺完成了电路版图的设计以及后续的ERC、DRC和LVS检测和验证。最后结果显示此电路系统能够完全满足LCoS显示的要求。

TFT液晶驱动芯片内置GRAM的访问控制

详细介绍了手机用TFT彩色液晶显示驱动控制芯片内置GRAM的访问管理与地址控制,以及GRAM访问控制模块如何实现手机窗口显示以及动态图片数据高速写入等功能,并在此基础上给出了各功能的实现方案和电路设计,同时解决了GRAM访问时序冲突问题。

利用MCU芯片内部定时器/计数器T0的软件看门狗

研究了用软件看门狗技术实现单片机应用系统抗干扰的原理、方法和措施,并给出了完整的源程序代码。实践证明,本文所介绍的软件看门狗技术是行之有效的。