芯片级原子钟研究进展

芯片级原子钟是一种小体积、低功耗的高精度时钟,适合作为便携式时频设备广泛应用于科学研究、生产生活、军事领域等方面。本文介绍了芯片级原子钟的国内外研究进展,阐述了芯片级原子钟的原理及研制的关键技术,介绍了芯片级原子钟的发展方向,并对我国芯片级原子钟的战略发展方向进行了展望。

芯片级原子钟辅助的惯性/卫星组合导航系统欺骗检测方法

商业化芯片级原子钟产品的出现,使其在惯性/卫星组合导航系统中的应用成为可能。针对卫星导航欺骗信号检测,提出利用芯片级原子钟高精度时间保持能力,从时间维度进行欺骗检测的方法。首先,介绍了芯片级原子钟的基本特点和时间保持能力,然后通过分析欺骗干扰对接收机时间的影响,针对先压制后欺骗的典型模式,基于真实信号和欺骗信号下的钟差预测误差分布,构造了芯片级原子钟辅助的欺骗检测模型。实测数据表明,芯片级原子钟的钟差预测精度高出接收机内部时钟精度一个数量级以上。通过检测概率分析,证明了芯片级原子钟在卫星欺骗检测上的优异性能。

894nm高温垂直腔面发射激光器及其芯片级铯原子钟系统的应用

报道了自行研制的894 nm高温垂直腔面发射激光器(VCSEL)以及基于此类器件的芯片级铯原子钟系统的应用实验结果.根据芯片级铯原子钟对VCSEL在特定高温环境下产生894.6 nm线偏振激光的要求,对器件的量子阱增益及腔模位置等材料结构参数进行了优化,确定增益-腔模失谐量为-15 nm,使器件的基本性能在高温环境下保持稳定.研制的VCSEL器件指标为:20—90?C温度范围内阈值电流保持在0.20—0.23 m A,0.5 m A工作电流下输出功率>0.1 mW;85.6?C温度环境下激光波长894.6 nm,偏振选择比59.8:1;采用所研制的VCSEL与铯原子作用,获得了芯片级铯原子钟实施激光频率稳频的吸收谱线和实施微波频率稳频的相干布居囚禁谱线.

一种微型化制造的双腔结构芯片原子钟^(87)Rb蒸汽腔(英文)

碱金属蒸汽腔是芯片原子钟(CSACs)中重要的核心部件之一,其微型化制造具有重要的实用价值,同时也非常具有挑战性。采用MEMS技术批量化制作了具有双腔结构的芯片原子钟87Rb蒸汽腔阵列。在阳极键合过程中,通过原位化学反应产生纯净的87Rb元素蒸汽,缓冲气体(N2)采用反充的方法充入到87Rb蒸汽腔内以保证缓冲气体的压强可以精确的控制。所设计的双腔结构可以防止原位化学反应中产生的杂质阻挡光路,从而能够提高探测到的光信号的强度。通过原子钟桌面系统测试,得到了87Rb元素D1线的光学吸收谱和用于芯片原子钟锁频的误差信号,在90℃时,87Rb元素D1线纠偏信号的线宽(波峰与波谷间距)可达到0.53 kHz。测试结果表明,双腔结构的87Rb蒸汽腔满足芯片原子钟或其他芯片级原子器件的设计要求。

芯片级原子钟的气密性能分析

基于相干布居囚禁(CPT)原理芯片级原子钟(CSAC)原子腔体积小、采用微电子机械系统硅-玻璃键合工艺制造,其气密性是决定CSAC寿命的关键因素。本文提出了"多层缓冲原子腔"方案大幅度提高原子腔的气密性能,从而提高CPT CSAC的稳定性和寿命。建立了一个"毛细管等效气流模型"模拟多层缓冲原子腔的泄漏以分析原子腔的气密性能,应用Matlab仿真对比了单层密封、多层密封、添加保护腔等不同方式下气密性能的改善幅度。仿真结果验证了"多层缓冲原子腔"在提高CPT CSAC物理系统气密性能方面的可行性和有效性,为原子腔的设计提供指导。

用于铯芯片级原子钟的4.596GHz射频源研制(英文)

芯片级原子钟主要包括射频模块、物理封装模块以及其他的外围控制模块。射频模块的设计关系到芯片级原子钟的短期稳定度,所以射频模块在芯片级原子钟的设计时是非常重要的一部分。本文利用数字锁相环技术实现频率为4.596GHz的射频源,射频源由三部分组成,包括小数分频频率综合器、压控振荡器和环路滤波器。数字锁相环具有相位噪声低,频谱稳定度高等特点。此外,由于小数分频频率综合器是可编程的,可以通过配置N分频器与R分频器实现输出频率的快速扫描。与此同时,根据相关公式,可以计算出三阶无源环路滤波器的近似参数值,所设计的环路滤波器具有300kHz的环路带宽以及55°的相位裕度。最后,整个基于数字锁相环技术实现的射频源通过仿真、硬件实现以及测试。测试结果显示,射频源的相位噪声为-74.02dBc/Hz@300Hz,符合芯片级原子钟射频源的设计要求。

芯片原子钟MEMS原子气室数字温控系统设计

芯片原子钟(CSAC)可以提供精准的时间基准,具有较好的应用前景。利用微型PIC~?单片机和增量式比例-微分-积分(PID)算法设计了一种CSAC微电子机械系统(MEMS)原子气室数字温控系统,并通过磁控溅射方法制作了MEMS原子气室专用的氧化铟锡(ITO)加热玻璃。温度是影响CSAC稳定度的一个重要因素,解决了CSAC系统气室温控的加热不均匀问题,温控精度达到了0.10℃,达到了CSAC温控精度优于0.15℃的要求。通过饱和吸收光谱实验,获得了明显的饱和吸收谱线。实验结果为高性能CSAC的研究提供了参考。

GNSS驯服芯片级原子钟方法研究

芯片级原子钟是一种体积小且功耗低的高精度时钟源,具有广泛的用途。针对这一特点,设计了基于GNSS的芯片级原子钟驾驭算法。以GNSS系统时作为参考,测量芯片级原子钟与GNSS系统时间的钟差,并对芯片级原子钟进行钟差建模,获取其特征参数。通过乒乓法计算出钟驾驭调整量,对芯片级原子钟进行控制,最终将芯片级原子钟驾驭到GNSS系统时间上。经过实验验证,在驾驭时间常数为100s的情况下,芯片级原子钟与GNSS系统时间的时钟同步误差在-7.5~7.5ns之间;1h频率准确度为5.8×10-13;平均时间为10000s时的频率稳定度为3×10-13。

芯片原子钟——CPT钟研究进展

介绍了基于激光与原子相干布局囚禁(CPT)理论的芯片原子钟(CSAC)钟。该原子钟代表了小型化原子钟未来发展方向,近年来在设计技术、制造工艺以及物理机制方面都取得了较大进展,并实现了芯片级的CPT钟原理样机。预计,在未来3～5年将会有芯片原子钟产品面世。

芯片级原子钟的研究进展

芯片级原子钟是一种小型、低功耗、高精度的时间频率设备,与微惯性测量组合和卫星导航技术相结合,形成微型导航定位授时单元,可广泛应用于国民经济、军事领域和国家安全等方面。本文介绍了国内外芯片级原子钟的研究进展及现状,阐述了芯片级原子钟研制的难点及需要突破的关键技术,包括微型原子气室制备技术、微机电系统集成技术和芯片级光学频率梳技术等,最后对芯片级原子钟的发展趋势进行了展望。

芯片级铯原子钟MEMS气室的气密性封装

为适应芯片级原子钟(CSAC)微型化和高精度的发展趋势,介绍了一种面向CSAC微型系统的碱金属原子气室的微电子机械系统(MEMS)工艺流程,设计了一种能够提供光反应所需的碱金属原子气氛且气密性好的气室结构,氦气真空泄漏率小于5.0×10^(-9)Pa·cm^(3)/s。采用L-Edit软件设计掩膜版,通过光刻工艺在光刻胶上制作所需图形,采用感应耦合等离子体刻蚀(ICPE)法将结构转移到硅片表面,刻蚀出微通道和两个腔室,其中一个腔室为反应腔,另一个为光学腔。通过低温阳极键合工艺封装原子气室,划片后即可得到玻璃-硅-玻璃三明治结构的气室。按照GJB548A-96标准(方法1014.2密封)的相关规定对MEMS气室先后进行了氦气细检和氟油粗检,测试结果验证了工艺的适用性,成品率达到96.08%。同时,搭建实验平台,测试了吸收谱线,得到了良好的谱线图。

芯片级原子钟数字温控系统设计

随着美国国防部先进项目研究局(Defence Advanced Research Projects Agency,DARPA)对微型定位导航授时技术的提出以及无人驾驶技术的发展,芯片级原子钟的市场越来越受到重视。稳定度是衡量芯片级原子钟性能的关键指标,而温度又是影响芯片级原子钟稳定度指标的重要因素,因此高精度的温控系统是芯片级原子钟稳定度的保障。设计了一种高精度的数字温度控制系统,控温精度为2m K。经过对比测试,使用该系统的芯片级原子钟稳定度较以前有了较大的改善,千秒稳定度从7.57×10^(-12)提高到4.99×10^(-12),处于世界先进水平。

冷原子光栅磁光阱的研制及CPT信号的探询

相干布居囚禁原子钟在小型化方面具备不可替代的优势。由于热原子气室内部高压缓冲气体的限制,导致其频率稳定度仍有进一步提升的空间。利用激光冷却原子技术作为替代,可以有效提升其中长期性能。然而,目前的冷原子物理系统仍然相对复杂,不利于原子钟整体系统的集成化和小型化。我们研制了高衍射效率光栅芯片、平面磁阱芯片以及微小型真空腔室,共同构建基于平面核心器件的磁光阱,利用单光束捕获冷原子2×106个。此外,为了简化CPT冷原子钟的激光系统,通过单激光结合时分复用系统的方式,仅用单一Rb D2线激光实现了原子冷却与CPT探询。以上的工作为将来实现微小型化高性能冷原子CPT钟的最终锁定和性能评估奠定了重要理论和技术基础。

IIR滤波器在芯片原子钟中的应用

芯片原子钟是具有小体积,低功耗特点的原子钟。本文采用了IIR滤波器方案对芯片原子钟物理系统输出信号进行处理,该方案有利于减小芯片原子钟的体积、提高芯片原子钟短期频率稳定度。实验结果表明,与FIR滤波方案相比,IIR滤波器使用的FPGA资源减小了约58%;与现有模拟滤波方案相比,使用IIR滤波器方案的芯片原子钟频率稳定度提高了1.4×10^(-10)τ^(-1/2)(τ=1s-100s),电路面积减小了10%。

一种芯片原子钟专用锁相倍频器研究与设计实现

分析了倍频器对芯片原子钟稳定度指标的影响,并以此提出了对倍频器的设计要求。介绍了国内外几种典型的原子钟倍频器,提出了一种基于Σ-!调制的芯片原子钟专用锁相倍频器方案,并采用分离器件对该方案进行了验证,实现了与传统铷钟物理系统的闭环锁定,铷原子频标稳定度指标达4.7E-12/s,能满足原子钟的研制需求。基于该方案开展了倍频器芯片的设计和流片,实现了3.4GHz的芯片原子钟专用芯片,与物理系统进行联调锁定后稳定度指标达5.5E-11/s,表明该芯片可满足芯片原子钟的设计要求。

芯片级原子钟在Micro-PNT中的应用

将CPT芯片原子钟与高精度的微惯性测量元件组合成单片授时和惯性测量单元(TIMU),再与高精度的GNSS系统相结合,可以弥补GNSS和INS单一系统的不足,组合成适用性更广、鲁棒性更强的微型PNT系统(micro-PNT)。

芯片级CPT原子钟的研制

报道了一款尺寸大小、引脚定义和主要功能与美国SA.45s芯片级原子钟兼容的低功耗小体积CPT(coherent population trapping)原子钟。研制工作以降低工艺难度,易于工程实现为原则,回避了技术难度较大的MEMS(micro electro mechanical systems)技术和高真空绝热等技术工艺。其物理部分以边长3.5 mm的传统立方形玻璃气室为核心,填充^(87)Rb原子和缓冲气体;电路部分以低功耗STM32单片机为核心。对整机零部件进行体积和功耗的优化并通过软件算法对频率温度特性进行学习和智能补偿,最终产品外形尺寸为4.0 cm×3.5 cm×1.2 cm,重量30 g,稳态功耗0.53 W。样品经中国计量院校准,启动时间2 min 15 s,跟踪外秒24 h稳定性50 ns峰峰值,跟踪外秒1天后断开外秒24 h最大偏差1.4μs,短期频率稳定度7.1×10^(12)/1 s,相位噪声-101 dBc/Hz@10 Hz。主要技术指标达到或接近典型的芯片级原子钟的水平。

尖端科技实现芯片级原子钟

原子钟技术开启了一个世界,对于现代社会运转至关重要的通讯、导航、信号处理和许多其它应用来说,超精确计时成为了强制性要求。然而,更小、更轻和更节能（即更便携）的这类系统已经出现,但原子钟本身却还没有跟上相同的发展趋势。发展滞后的原因有二：第一,传统原子钟技术的规模太小;第二,即便你可以制造出当今最小的原子钟,远远小于现存的产品（大约为扑克牌大小）,但在便携式应用中它们仍有严重的缺点——电池电源和环境温度是实际问题。

芯片原子钟磁屏蔽系统的设计与仿真

为解决外部杂散磁场引起芯片原子钟跃迁谱线频移的问题,设计一款可用于原子钟测试实验的磁屏蔽装置.利用Matlab软件研究各结构参数对圆柱体磁屏蔽轴向屏蔽效能和球体磁屏蔽屏蔽效能的影响并进行比较,得出球体屏蔽效果优于圆柱体轴向屏蔽效果的结论.使用有限元软件Maxwell对4个3层圆柱体和球体嵌套模型进行建模仿真,研究其内部剩余磁场大小和均匀度小于1%的区域.仿真结果表明,4个嵌套模型内部剩余磁场均小于10pT,满足原子钟对内部磁场的要求.其中,1层球体和2层圆柱体嵌套模型屏蔽效能可达139.04dB,具有最大的均匀度小于1%的范围约为22mm,可成为制作磁屏蔽的理想选择.该研究对磁屏蔽模型的设计提供了理论依据,为后续设计小尺寸磁屏蔽具有重要指导意义.

迅腾发布业界首款商用芯片级原子钟

美国迅腾有限公司近日发布QUANTUM原子钟产品系列的最新成员SA．45s芯片级原子钟（CSAC）。该芯片级原子钟提供了原子钟技术所具备的精确性和稳定性，同时在尺寸、重量和功率方面实现了显著改善，非常适用于在不支持GPS的环境中需要精确时间同步和计时的各种便携式应用，其精确性和极低的功耗确保SA．45s CSAC能够满足大量要求苛刻的便携式应用。