Synopsys发布为最优化实现所有系统级芯片处理器内核的标准单元库和存储器套件

亮点： 1）同一个包括标准单元库和存储器实例的设计套件（以下简称设计套件）可优化一个系统级芯片（SoC）上的所有处理器内核,该设计套件包括超高密度的存储器编译器和超过125种全新的标准单元和存储器实例。

LSI推出针对内容检测的单芯片处理器

LSI公司日前宣布面向网络设备制造商推出Tarari T1000系列单芯片内容检测处理器。T1000系列产品不仅可支持完全无需RAM的操作模式，还可支持单存储器芯片操作模式，其吞吐量可扩展至2Gb／s，从而使设备制造商能够利用单个开发设计方案，满足多种不同性能水平的需求。

印度研制MIPS架构可穿戴系统级芯片处理器

印度Indea系统经济有限公司正在开发一种低功耗系统级芯片处理器，其可作为可穿戴处理单元，满足智能手表、健康和健身设备等呵穿戴设备的应用需求。

Apex新型DVD录像机采用LSI单芯片处理器

LSI逻辑公司日前宣布:其DiMeNsin 8600(DMN-8600)DVD录像机处理器被用于DVD供应商Apex生产的首批DVD录像机中。Apex公司的DVD录像机,包括DRX-9000在内,将于今年夏天在各大零售点面市。Apex的DRX-9000以逐行扫描为特色,以高质量、长时间播放(用于额外储存容量)的强化刻录功能。

MCP62电容传感微处理器芯片

MCP62是敏源传感推出的新一代电容传感微处理器SOC芯片,集成了双通道电容型模拟前端传感电路(AFE CAP),可直接与被测物附近的单端对地电容极板相连,通过谐振激励并解算测量微小电容的变化。激励频率在10~100 MHz范围内可配置,其频率测量输出为16 bit数字信号,对应的电容感知最高分辨率为1 fF。

单芯片多处理器的性能优势

本文以一个面积为 30 0 mm2左右的芯片设计为目标 ,描述了三种不同的芯片结构 :一种超标量结构 ,两种单芯片多处理器结构。模拟结果表明 ,由于超标量技术本身的局限性 ,单芯片多处理器结构相对于超标量结构具有明显的性能优势 ,对并行性的开发更加有效。

处理器芯片敏捷设计方法:问题与挑战

现有处理器芯片设计主要使用性能导向的设计方法,基于多步骤反复迭代的EDA技术进行性能-面积-功耗综合优化,导致极高的研发成本、周期及技术门槛.借鉴面向对象软件设计思想,以敏捷度(开发周期、开发成本和复杂度)为新的导向指标,在兼顾性能和可靠性的前提下,提出以面向对象体系结构(object-oriented architecture,OOA)设计范式为基础的处理器敏捷设计方法.OOA设计方法旨在通过设计范式、语言与EDA工具,实现通用处理器CPU和专用处理器XPU体系结构细粒度对象的易分解、易组合和易扩展.详细梳理了OOA各技术领域的研究现状,并深入探讨了现有处理器设计方法向OOA设计目标转化存在的诸多挑战.

三维单芯片多处理器温度特性

给出热阻矩阵的表达式,研究三维单芯片多处理器(3D CMP,three-dimensional chip-multiprocessor)的温度特性,通过Matlab分析热容、热阻和功耗对温度的影响.结果表明:减小热阻和功耗可以有效约束3D CMP的稳态温度;热容增大可以导致3D CMP温度上升时间变长,但不影响其最终稳态温度.

单芯片多处理器

随着半导体工艺技术的飞速发展，单芯片多处理器（ＳＣＭＰ）结构将是一条提高处理器性能的有效途径。在总结单芯片多处理研究现状的基础上，重点论述了单芯片多处理器的未来研究方向。

单芯片多处理器系统任务并行处理设计

根据单芯片多处理器的基本架构,围绕如何提高单芯片多处理器的性能,提出一种基于任务库的任务并行处理方法,给出了任务加载和调度策略,并用硬件予以实现.以4个基于51体系结构的MCU子处理器为单芯片多处理器架构,进行了任务分配调度实例验证.结果表明,提出的方法切实可行,能够提高单芯片多处理器的并行处理能力和工作效率.

基于层次化总线的多处理器系统芯片设计与测试

在单个芯片上集成多个处理器以提高SoC的整体性能已成为下一代集成电路设计趋势。如何提高其中多个处理器之间的通讯效率则成为MPSoC的设计关键。传统SoC平台中多以单总线结构为主,随着SoC中IP数目的增加,通讯效率随之降低。基于MPSoC环境下,提出一种层次化总线结构:本地总线负责处理器与本地内存通讯;全局总线实现对全局设备的访问。两级总线通过总线桥连接。在RTL级设计了上述平台,以流水矩阵乘法为例研究其在不同工作负载下的加速比变化。实验结果表明,在四个处理器的情形下,循环次数为4次时加速比仅为2.2;随着循环次数增多,加速比可达3.2。

基于GF（2^n）的ECC协处理器芯片设计

文章讨论了定义在GaloisField(GF)2有限域上椭圆曲线密码体制(ECC)协处理器芯片的设计。首先在详细分析基于GF(2n)ECC算法的基础上提取了最基本和关键的运算,并提出了通过协处理器来完成关键运算步骤,主处理器完成其它运算的ECC加/解密实现方案。其次,进行了加密协处理器体系结构设计,在综合考虑面积、速度、功耗的基础上选择了全串行方案来实现GF(2n)域上的乘和加运算。然后,讨论了加密协处理器芯片的电路设计和仿真、验证问题。最后讨论了芯片的物理设计并给出了样片的测试结果。

多处理器芯片体系结构研究

随着超大规模集成电路工艺和超级计算技术的发展，作者认为在单个芯片内集成多处理器系统将成为可能。本文详细讨论了多处理器芯片的分类和结构，着重阐述了同构型多处理器芯片的主要研究方向，并对同构型多处理器的可行性作出了分析。

32位ARM核微处理器芯片PUC3030A及其应用

介绍了32位ARM核微处理器芯片PUC3030A的结构和特点,分析了其具有竞争力的优异性能,列举了一些可能的应用领域。在某些应用领域,采用PUC3030A方案,系统成本远低于采用8051加扩展芯片的方案。

用数字信号处理器芯片实现电力网谐波抑制

TMS32 0C32是美国德州仪器公司出品的属于 6 0 0 0浮点系列的DSP芯片 ,具有特殊的结构设计和超强的数据运算能力 .利用数字信号处理器DSP芯片TMS32 0C32构成数字信号处理系统 ,用于双PWM变流电路中 .采用优化的算法 ,对开关管的通断进行实时控制 ,从而达到谐波抑制的目的 ,并详细介绍了该数字信号处理系统的具体电路 .

Neuron多处理器芯片及其应用

Neuron芯片是美国Motorola公司和日本Toshiba公司制造的一种多处理器结构的神经元芯片。它将通信协议和控制用微处理器有效地集成在一起,实现通信、控制、调度和I/O等功能。本文以MC143150为例,介绍有关Neuron芯片的基本结构和组成、LonTalk协议以及应用系统的组成方式等。

智能处理器芯片的市场发展趋势分析

全球智能手机、平板电脑的智能处理器芯片继续迅速发展,计算机和处理器芯片呈现加速整合趋势。苹果i Phone占据智能手机市场总营业利润榜首,整合基带的应用处理器占平板电脑应用处理器总出货量的主要份额,高通、联发科和展讯芯片占全部整合基带的平板电脑应用处理器出货量的80%^([1])。近年来,微控制器(MCU)在个人消费电子和生产设备中应用正在扩大。

微处理器芯片若干新技术浅析

本文论述了新一代微处理器芯片采用的若干新技术

多点触控芯片处理器支持多点式触控屏幕

硅统科技推出多点式控制芯片SiS810，此方案支持多点式触控屏幕产品，采用投射式电容触控技术原理研发而成。 SiS810整合了32位RISC处理器，支持12位ADC；高达42条传感器输入可提供最大N8．9英寸的多点触控屏幕平台应用；12C与SPI可让设计人员开发出最佳通讯接口；内建UART接口能提供高阶的系统侦错能力与特殊应用规格的先期研发；SiS810亦支持看门狗定时器及事件定时器频率控制器，以提供更具弹性的设计，创造出更多附加价值的功能；

单芯片多处理器结构功耗评估方法研究

单芯片多处理器(CMP)结构已成为提高微处理器性能的重要途径,但国内外针对此结构的功耗评估与优化研究还较少见到,已有的研究多集中在软件级和编译级,目前还没有适用于该结构的功耗评估软件模拟器。为单芯片多处理器结构建立准确的功耗评估模型,将可给出该结构中各部件的功耗使用情况,进而可通过调整部件电压或优化部件结构达到减少整体功耗的目的;同时,此功耗评估模型也可作为高层功耗优化研究的测试平台,为系统级、软件级功耗优化研究提供支持。