期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
基于MIPS体系的扩展指令融合技术 被引量:2
1
作者 陈文智 姜振宇 吴帆 《计算机学报》 EI CSCD 北大核心 2008年第11期1888-1897,共10页
MIPS作为RISC体系的典型代表,不能避免代码密度不高和指令域的有效利用程度低的缺陷,使得程序体积膨胀.文中将MIPS指令集扩展为exMIPS ISA,并提出一种基于MIPS体系的指令融合技术.它在解码阶段对预取指令扫描并转换成exMIPS ISA,将符合... MIPS作为RISC体系的典型代表,不能避免代码密度不高和指令域的有效利用程度低的缺陷,使得程序体积膨胀.文中将MIPS指令集扩展为exMIPS ISA,并提出一种基于MIPS体系的指令融合技术.它在解码阶段对预取指令扫描并转换成exMIPS ISA,将符合融合条件的相邻两条或多条exMIPS ISA指令压缩合并.一条"融合指令"的执行,等效于多条被融合的指令同时发射执行,不仅提升了CPU性能,也提升了指令域的有效利用率和代码密度.SimpleScalar模拟平台的实验结果显示可获得较大的性能提升. 展开更多
关键词 指令融合 代码压缩 MIPS指令集扩展 指令级并行 SIMPLESCALAR
下载PDF
一种指令级动态可重构浮点处理器设计
2
作者 聂言硕 张多利 +2 位作者 孟晓飞 魏可 宋宇鲲 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2022年第10期1341-1347,共7页
针对高性能计算中非规则寻址模式任务的加速需求,文章设计了一种指令级动态可重构浮点处理器(dynamically reconfigurable floating-point processor, DRFP),区别于传统的可重构处理器,引入一种基于融合指令的实现方式,使得该处理器兼... 针对高性能计算中非规则寻址模式任务的加速需求,文章设计了一种指令级动态可重构浮点处理器(dynamically reconfigurable floating-point processor, DRFP),区别于传统的可重构处理器,引入一种基于融合指令的实现方式,使得该处理器兼具动态重构和乱序执行能力。该处理器作为主要计算核心集成于一款异构多核系统芯片,并在Xilinx Ultrascale系列xcvu440的FPGA芯片上进行了原型验证,系统可以稳定工作在120 MHz。实验结果表明,该处理器在兼顾高性能的同时相较于已有工作能更好地适应非规则运算,且性能提高近3倍。 展开更多
关键词 高性能计算 指令 融合指令 乱序 多核系统
下载PDF
作战筹划系统多模态人机交互技术应用进展
3
作者 颜羽鹏 姜可 +3 位作者 程健鹏 李冠呈 石鹏飞 刘颖 《机械设计》 CSCD 北大核心 2024年第7期175-181,共7页
为应对作战筹划系统人机交互技术中的诸多挑战,梳理和分析了多模态人机交互技术的研究现状;从作战筹划系统概念和人机交互技术需求出发,结合多模态交互技术特点,对系统的实现方式及关键技术进行分析和归纳。提出当前面临的主要挑战为作... 为应对作战筹划系统人机交互技术中的诸多挑战,梳理和分析了多模态人机交互技术的研究现状;从作战筹划系统概念和人机交互技术需求出发,结合多模态交互技术特点,对系统的实现方式及关键技术进行分析和归纳。提出当前面临的主要挑战为作战筹划系统中多模态交互指令融合及人机混合决策不足等问题,且复杂多变的战场环境增加了指挥人员分析局势并做出准确决策的难度。对作战筹划系统多模态人机交互技术应用研究进展进行分析,为未来作战筹划系统和多模态人机交互技术的发展和研究提供参考。 展开更多
关键词 作战筹划 多模态人机交互技术 交互指令融合 决策优化 认知增强
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部