N^-N^+结的累积层效应

集成注入逻辑器件中的控制机理是N^-N^+构成的累积层,这种累积层尚未得到适当的分析。本文的主要目的是导出N^-N^+结的J—V特性,并对N^-N^+结的累积层效应作了详细地分析。分析表明累积层效应与实验结果一致,当累积层的复合时间,τ_(s c)→0时,少子分布从注入极平面开始线性地减小,τ_(s c)→∞时,少子分布是均匀的,在有限的τ_(s c)和高偏置电平下,N^-N^+结的电流随N 中性区宽度W的增大而增大。