纠字节错的主存储器系统的设计

纠字节错编码技术在主存储器中的应用,是提高主存储器系统可靠性的重要措施之一。本文所介绍的是用于大型机的主存储器系统,其存储容量为5M字(32MB),信息流量为320MB/s。其突出特点是具有纠单字节错的能力,采用双端口存储模块,按流水线方式设计。文中给出了主存储器系统的总体逻辑设计。SbEC—DbED纠单字节错编码设计,并进行了效能分析。

自制4M字节打印缓冲器

如今的计算机,工作速度越来越快,而打印机则由于靠机械动作,只能一个字一个字地打印。二者的工作速度有天壤之别,自是不可同日而语的。然而,在实际生活中往往又不得不把它们扯在一起,即让计算机直接驱动打印机,将准备的文件(文字或图形)打印出来。此时,任你多么高速的计算机也只能按打印机的速度一个字一个字地向打印机传送数据,恰似神行太保的飞毛腿被绑上了高跷,纵使你能日行百万里,也只能踩着锣鼓点子一步三摇地跟着慢慢扭秧歌。这就是使用计算机系统经常遇到的"瓶劲现象"(Bottleneck)。说得通俗点,就是打印机卡了计算机的脖子,扯了计算机的后腿。因此,用计算机直接驱动打印机就是很不经济的,既浪费了计算机的工作潜力,