基于WDDL和行波流水技术的抗功耗攻击高性能分组密码协处理器设计与实现

该文结合WDDL逻辑和行波流水技术,给出了分组密码协处理器的设计方法和设计流程.该设计流程实现简单,最大限度地利用了现有的成熟EDA工具.这种协处理器不仅能有效抗功耗攻击,而且具有运算性能高和功耗低的优势.文中以DES算法为例,给出了基于WDDL和行波流水技术的协处理器.实验结果表明,文中给出的分组密码协处理器设计方法以一定的芯片面积为代价获得了抗功耗攻击的能力,具有高运算性能和低功耗的优势.

32位最大速率流水加法器的研究与实现

与传统的流水线方法不同,最大速率流水移除了数字电路内部的同步器件,利用电路的延时特性,在一段组合电路中同时传播多个数据行波,达到了高速运算的目的。文章首先介绍了最大速率流水技术的时钟约束和使用CMOS工艺进行最大速率流水设计需要解决的问题,然后使用最大速率流水的思想设计了一个32位超前进位加法器。与传统流水的加法器的比较结果表明最大速率流水技术显著提高了加法器的运算速度。