再编码技术在多位补码乘法中的应用

本文总结了BOOTH算法中再编码的规律，给出了补码两位乘法算法的一个证明，推导出多位补码乘法中的编码公式，明显提高了补码乘法运算的速度，增强了可操作性．

“补码乘法器设计”虚拟仿真实验系统与实验教学改革

为了更好地培养学生的工程实践能力,在分析工程教育认证理念和要求、补码乘法器设计的实验内容和特点以及该实验教学现状的基础上,开发了基于Web访问的适用于补码乘法器设计的虚拟仿真实验系统,并在此基础上就该实验提出了一种以学生为中心,自主探究为主的实验教学方式,从课前自主学习、课上交流讨论、应用尝试与调试、实验探究改进到实验报告提交等方面提出了该教学方式的要求。教学实施结果表明,该实验教学方式可以有效提高实验教学质量,学生主动思考、分析和解决实际问题的实践能力明显增强。

一种补码乘法及其实现

1 运算规则在研制某计算机时,笔者曾参考国外机器,采用了一种乘法运算.这种乘法运算与国内一般书籍中所介绍的补码两位乘法不完全相同.运算方法简述如下:从乘数的最低位逐位向高位检查,遇到'0'部分积(此时为零)进行右移;当遇到第一个'1'时做一次加(或减),部分积右移;以后只有当乘数从'1'变为'0'或者是从'0'

基于COP2000的Booth算法定点补码一位乘法实现

在COP2000八位微程序控制的模型计算机中,文章通过汇编语言模拟了Booth算法的运算过程,成功实现了定点补码一位乘法。在该过程中,作者提出了汇编语言程序设计的总体思路,并绘制了程序中各个模块的流程图。通过多组测试数据的验证,该算法能够得出正确的乘积,达到了预期的结果。

直接补码阵列乘法的手工计算方法

直接补码阵列乘法器的工作原理是《计算机组成原理》课程的难点。教材在介绍定点数乘法时包括3种乘法器电路,其中在直接补码阵列乘法器中,被乘数和乘数均采用补码表示,符号位一起参加运算,积也采用补码形式表示。文中从补码与真值的关系出发,结合一般化的全加器形式,说明负权参加运算时的特征,并介绍如何将出现在数值位中的负权值在不改变真值的情况下向左移动,直至符号位。通过4种情况给出4个实例,说明使用直接补码阵列乘法的手工计算方法,从而揭示出直接补码阵列乘法器的工作原理。

二进制补码一位乘法规律的推导

计算机采用补码运算，速度快效率高，但其递推公式推导复杂。补码乘法也是《计算机组成原理》课程的难点。文章从补码与真值的关系出发，首先推导出补码的右移公式，最终给出了二进制补码一位乘法规则的较全面的推导过程。

浅谈3*3位直接补码阵列乘法器实验改革方法

《计算机组成原理》是一门重要的硬件基础性课程,其主要以冯·诺依曼结构为基础,详细介绍计算机五大部件的组成、结构、工作原理、设计思想等,着重培养学生对计算机底层硬件的分析、应用、设计创新能力。本实验用MAX+plus II软件作为仿真平台,首先根据直接补码阵列乘法器的逻辑表达式画出原理图,然后根据原理图仿真出3*3位补码相乘的结果。通本实验可以验证十进制数转换为二进制数的正确性。由此实验结合理论知识,加深学生对各硬件的结构和功能的理解,加深学生对计算机内部硬件部分中央处理器的运算器计算过程的了解。

一般化全加器在阵列乘法器设计中的典型应用

直接补码阵列乘法器是计算机提高定点乘法运算速度的重要部件,它的设计是一般化全加器的典型应用。从补码和真值的转换关系开始,深入分析了四类全加器的工作原理,提出了直接补码阵列乘法器的设计方案。

一种宽位乘法器设计方案

如何以合理的代价构造尽可能高速的低功耗的乘法器，尤其是位数较宽的乘法器(如32^*32，54^*54和64^*64等)是微处理器数据通路设计中极其重要的环节。文中使用一种折衷的补码分段Booth乘法器。经过论证，最后通过布局布线后的结果看出，补码分段Booth乘法器规模小，速度高，非常适合低功耗嵌入式应用。

基于FPGA的四阶IIR数字滤波器

采用FPGA实现四阶IIR数字滤波器,通过两个二阶节级联构成数字椭圆低通滤波器。通带内波纹小于0.1dB,阻带衰减大于32dB。