浅谈3*3位直接补码阵列乘法器实验改革方法

《计算机组成原理》是一门重要的硬件基础性课程,其主要以冯·诺依曼结构为基础,详细介绍计算机五大部件的组成、结构、工作原理、设计思想等,着重培养学生对计算机底层硬件的分析、应用、设计创新能力。本实验用MAX+plus II软件作为仿真平台,首先根据直接补码阵列乘法器的逻辑表达式画出原理图,然后根据原理图仿真出3*3位补码相乘的结果。通本实验可以验证十进制数转换为二进制数的正确性。由此实验结合理论知识,加深学生对各硬件的结构和功能的理解,加深学生对计算机内部硬件部分中央处理器的运算器计算过程的了解。

一般化全加器在阵列乘法器设计中的典型应用

直接补码阵列乘法器是计算机提高定点乘法运算速度的重要部件,它的设计是一般化全加器的典型应用。从补码和真值的转换关系开始,深入分析了四类全加器的工作原理,提出了直接补码阵列乘法器的设计方案。

直接补码阵列乘法的手工计算方法

直接补码阵列乘法器的工作原理是《计算机组成原理》课程的难点。教材在介绍定点数乘法时包括3种乘法器电路,其中在直接补码阵列乘法器中,被乘数和乘数均采用补码表示,符号位一起参加运算,积也采用补码形式表示。文中从补码与真值的关系出发,结合一般化的全加器形式,说明负权参加运算时的特征,并介绍如何将出现在数值位中的负权值在不改变真值的情况下向左移动,直至符号位。通过4种情况给出4个实例,说明使用直接补码阵列乘法的手工计算方法,从而揭示出直接补码阵列乘法器的工作原理。

二进制补码一位乘法规律的推导

计算机采用补码运算，速度快效率高，但其递推公式推导复杂。补码乘法也是《计算机组成原理》课程的难点。文章从补码与真值的关系出发，首先推导出补码的右移公式，最终给出了二进制补码一位乘法规则的较全面的推导过程。

基于FPGA的四阶IIR数字滤波器

采用FPGA实现四阶IIR数字滤波器,通过两个二阶节级联构成数字椭圆低通滤波器。通带内波纹小于0.1dB,阻带衰减大于32dB。