衬底效应对LiTaO_3薄膜制备的影响

用溶胶凝胶法在N型硅、P型硅、石英、铂、镍衬底上制备了钽酸锂(LiTaO3)薄膜,用XRD和SEM对钽酸锂薄膜性能参数进行了表征;发现掺杂少量环氧树脂能提高钽酸锂薄膜的均匀性,改善薄膜与衬底的粘附性;研究了衬底效应与薄膜厚度的关系,薄膜厚度超过0.2μm,Ni衬底的XRD峰值强度几乎不再出现,说明衬底对薄膜初始结晶取向有重要影响;利用不同衬底上生长钽酸锂薄膜,XRD研究结果表明:N型硅、P型硅、石英衬底上只能制备多晶钽酸锂薄膜,铂衬底上制备的钽酸锂薄膜在(012)晶向有强大的择优取向性,镍衬底上制备的钽酸锂薄膜有更好的C轴择优取向性,C轴择优取向系数可达0.082。

喷墨打印C8-BTBT薄膜中的衬底效应及其OTFT器件

以喷墨打印制备的共轭有机小分子2,7-二辛基[1]苯并噻吩并[3,2-b]苯并噻吩(C8-BTBT)作为有机薄膜晶体管(OTFT)的有源层,分别采用紫外臭氧处理、旋涂聚(4-乙烯基苯酚)(PVP)薄膜、自组装苯乙基三氯硅烷(PETS)单分子层和苯基三氯硅烷(PTS)单分子层四种衬底修饰方法,分析有机小分子薄膜生长过程中的衬底效应,及其对OTFT器件性能的影响。其中PVP或PETS修饰衬底具有疏水及低表面粗糙度的特性,在其上喷墨打印沉积的C8-BTBT单线条薄膜具有均匀性好、覆盖率高且有序堆积的结晶形貌,基于这种高质量薄膜制备的OTFT器件性能最优,饱和场效应迁移率达到1 cm2·V-1·s-1左右,开关比超过106。结果表明,对打印衬底进行疏水性处理及降低表面粗糙度是制备高性能共轭小分子OTFT器件的有效途径。

用Monte-Carlo方法计算正电子湮没寿命谱中的衬底效应

用Monte－Carlo方法模拟计算了22Na源的正电子在不同厚度Mylar膜、Ni膜衬底中的湮没几率，得出Si、Fe、PE、PP4种样品在不同Mylar膜厚度下的衬底效应。结果显示，对PE、PP样品衬底效应较Si、Fe等样品强。表明用Monte－Carlo方法计算衬底效应是可行的。

考虑硅衬底效应的基于TSV的3D-IC电源分配网络建模

基于硅通孔TSV的3D-IC在电源分配网络PDN中引入了新的结构——TSV,另外,3D堆叠使得硅衬底效应成为不可忽略的因素,因此为3D-IC建立PDN模型必须要考虑TSV以及硅衬底效应。为基于TSV的3D-IC建立了一个考虑硅衬底效应的3DPDN模型,该模型由P/G TSV对模型和片上PDN模型组成。P/G TSV对模型是在已有模型基础上,引入bump和接触孔的RLGC集总模型而建立的,该模型可以更好地体现P/G TSV对的电学特性;片上PDN模型则是基于Pak J S提出的模型,通过共形映射法将硅衬底效应引入单元模块模型而建立的,该模型可以有效地反映硅衬底对PDN电学特性的影响。经实验表明,建立的3DPDN模型可以有效、快速地估算3D-IC PDN阻抗。

MOS管沟道长度及衬底调制效应对其特性曲线影响的计算机模拟

借助 CAD电路仿真工具 PSpice模拟研究了

SJ-LDMOST中的衬底辅助耗尽效应

本文分析了SJ-LDMOST中衬底辅助耗尽效应的产生机理。文中将业界消除衬底辅助耗尽效应的主要方法分成两类,并提出消除衬底辅助耗尽效应的途径。

SJ-LDMOST中的衬底辅助耗尽效应

SJ-LDMOST是半导体功率集成技术的核心器件之一,但其击穿电压和比导通电阻之间的优化决定于衬底辅助耗尽效应的消除。这里在分析衬底辅助耗尽效应机理的基础上,将业界消除衬底辅助耗尽效应的主要方法分成两类,并提出通过引入新构造提高漏极纵向击穿电压以彻底消除衬底辅助耗尽效应的途径。

横向超结器件衬底辅助耗尽效应的研究与展望

横向超结双扩散MOS(SJ-LDMOS)的性能优越,在高压集成电路和功率集成电路中具有广阔的应用前景,而衬底辅助耗尽效应是制约横向超结功率器件性能的重要因素之一。分析了SJ-LDMOS衬底辅助耗尽效应的产生机理,总结了当前国内外消除SJ-LDMOS衬底辅助耗尽效应的技术,比较了各种技术的比导通电阻与击穿电压的关系。最后,从设计技术、工艺及理论模型三个方面,对横向超结器件的发展方向进行了展望。

硅基电感模型中衬底涡流效应和分布效应分析(英文)

提出了衬底涡流影响因子和分布效应发生频率的概念,该概念能够准确地反映衬底涡流效应和分布效应与衬底电阻率、电感线圈长度等参数的关系.一个制作在低阻硅和高阻硅衬底上的6圈,线圈长度为3060μm的电感,其衬底涡流影响因子分别为0.3和0.04,分布效应发生频率分别为1.5GHz和14.5GHz.实验表明,低阻硅上该电感的等效电路模型必须包含衬底涡流效应和分布效应;而高阻硅上该电感的等效电路模型可以不包含衬底涡流效应和分布效应(测试范围为0.1～12GHz),其简化等效电路模型仍具有较高的精度,误差在7%之内.

衬底偏压效应在电路中的影响

在介绍衬底偏压效应产生原理的基础上,给出了衬底偏压效应的定义,并详细介绍了CMOS传输门的衬底偏压效应。接下来以实际电路高速CMOS 16位双向收发器为例介绍了衬底偏压效应对电路的影响,并给出了一种消除衬偏效应的设计方法。

硅衬底RF集成电路螺旋电感品质因数Q的优化

详细分析了RF集成电路硅衬底螺旋电感 (SIOS)的一种物理模型 ,该模型考虑了衬底效应。通过MATLAB仿真 ,得出了衬底损耗对螺旋电感品质因数Q的影响。在此基础上对金属线宽和线间距进行了严格的数值优化 ,实现了在设计要求不变的前提下螺旋电感Q的优化 ,并进一步推导出了最优化线圈宽度的近似解析式。采用优化结果进行设计 。

CMOS衬底调制阈值调整型RF-DC整流器

基于CMOS交叉耦合桥式射频整流器结构,在MOS整流管的栅极与衬底之间引入耦合电容,利用衬底调制效应动态调整MOS整流管的阈值电压,从而提高射频整流器的输出电压,减小稳定时间。对整流器工作原理进行了分析,对电路进行了仿真。结果表明,改进后的CMOS交叉耦合桥式整流器在输入功率为-16dBm@900 MHz时,输出电压为1.48V,输出电压和稳定时间分别比传统电路提高了13mV和22μs。

La_(2/3)Ca_(1/3)MnO_3薄膜结构与输运性质

用磁控溅射方法在不同单晶衬底材料上制备了一系列含La2/3Ca1/3MnO3(LCMO)薄膜。当薄膜厚度大于200?,在我们实验条件下可观测到金属-绝缘体转变,且转变温度随厚度和衬底材料而变化。渗流电阻模型被用来解释薄膜材料的电输运特性,结合薄膜外延特性(晶格失配)和薄膜与衬底的相互作用,及薄膜表面、界面粗糙度的测量可知薄膜的剩余电阻、极化子的激活能、金属-绝缘体转变温度等密切与薄膜质量相关。

一种0.9V低电压低本振功率CMOS有源混频器

设计了一种可工作于0.9 V低电压和-5 dBm本振功率的CMOS有源混频器。通过在MOS管栅极和衬底间引入耦合电容,利用衬底效应加快MOS管的导通和截止,使开关对的开关状态更理想,有效地降低混频器的噪声并提高其线性特性。采用0.18μmCMOS工艺设计,在2.45 GHz本振信号和2.44 GHz射频信号输入下,实验结果表明该混频器可有效地实现混频且具有较好的性能指标:电压转换增益为12.4 dB,输入三阶截断点为-0.6 dBm,输入1dB压缩点为-3.4 dBm,单边带噪声系数为12dB。

有限厚度模型校准二维MoS_(2)的Bimodal-AFM杨氏模量测量

二维材料因其独特的晶体结构、新奇的物理特性和优异的力学性能,在微纳机电系统、柔性电子器件等诸多领域有着广阔的应用前景.弹性模量是二维材料的基本力学特性参量之一,对其器件应用及应变调控有重要影响.受限于二维结构和原子级厚度特征,难以实现二维材料弹性模量的精确测量.双模原子力显微镜的振幅调制-频率调制模式是一种高效测量二维材料杨氏模量的方法,但刚性衬底对测量结果的影响不可忽视.本工作通过双模原子力显微镜直接测得衬底与二维硫化钼的杨氏模量分布图,并基于有限厚度模型对衬底效应进行修正,得到了样品的本征杨氏模量值.利用第一性原理计算得到了二维二硫化钼的弹性系数和杨氏模量,对比发现实验和计算结果相当.这说明双模原子力显微镜测量是一种可靠的二维材料杨氏模量直接测试方法,且该方法无需制备悬空二维材料等繁琐步骤,避免了常规测试中的不足.本工作为大面积二维材料薄膜力学性能的程序化测试分析以及高通量力学实验数据的统计分析提供了可靠的实验基础.

应用于变化条件下延时分析的反相器模型

本文提出了一个考虑衬底耦合效应的门延迟模型.该模型在考虑衬底耦合效应下转换CMOS反相器的延迟为等效电阻和电容(RC)网络延迟.考虑工艺参数扰动和衬底耦合效应对门延时的影响,建立基于工艺扰动的简单开关电容门延迟模型,结合随机配置法和多项式的混沌展开法分析门延时.利用数值计算方法对本模型和分析方法进行验证,结果表明与HSPICE精确模型仿真结果的相对误差小于2%,证明本模型和分析方法的有效性.

具有部分n埋层的高压SJ-LDMOS器件新结构(英文)

针对衬底辅助耗尽效应降低常规super junction LDMOS(SJ-LDMOS)击穿电压的不足,提出了一种新的具有部分n埋层的高压SJ-LDMOS器件结构.通过该部分n埋层,不仅补偿了由于衬底辅助效应所致的电荷不平衡现象,实现了高的击穿电压,而且该埋层在器件正向导通时为电流提供了辅助通道,减小了器件导通电阻.分析了器件结构参数和参杂对器件击穿电压和导通电阻的影响,结果表明文中所提出的新结构具有高的击穿电压、低的导通电阻以及较好的工艺容差等特性.此外,该结构与智能功率集成技术兼容.

具有T型电荷补偿区的横向超结SOILDMOS

非平衡超结器件的电荷补偿能力在薄层SOI器件中受到限制,文中提出一种具有T型电荷补偿区的器件结构。通过漏端刻蚀的PSOI结构使硅衬底与埋氧层同时参与纵向耐压,可以提高非平衡超结n区的电荷补偿能力;在埋氧层刻蚀区增加垂直的n型补偿区,弥补埋氧层的缺失。由横向的非平衡超结n区和漏端垂直的n区共同构成T型补偿区,可以有效缓解薄层SOI超结器件中的衬底辅助耗尽效应,优化横向电场,提高器件的耐压。器件的制作可以通过改进传统的PSOI工艺实现,应用于SOI功率集成电路。三维器件仿真结果表明,新结构下的器件耐压达到290V,相对于常规的SOI超结器件和非平衡超结器件提高了267%和164%。

基于BCD工艺的局部电荷补偿超结LDMOS

针对功率集成电路中的高压器件应用,提出一种局部电荷补偿超结横向双扩散金属氧化物半导体(LDMOS)器件结构。利用常规LDMOS工艺,通过调整n阱的版图尺寸,在漏区形成局部的电荷补偿,可以缓解横向超结器件中存在的衬底辅助耗尽效应,促进超结的电荷平衡。n型电荷补偿区与p型衬底在超结下方形成pn结,可以同时优化横向和纵向电场分布,提高超结器件的耐压。此器件结构可以通过BCD工艺实现,适用于功率集成电路。三维器件仿真结果表明,新结构的器件耐压达到490 V,较常规的电荷补偿超结器件提高了53%。