期刊文献+
共找到19篇文章
< 1 >
每页显示 20 50 100
高压单边器件的衬底电流再次升高和相关的热载流子注入效应 被引量:1
1
作者 戴明志 刘韶华 +5 位作者 程波 李虹 叶景良 王俊 江柳 廖宽仰 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第4期757-764,共8页
基于泊松方程和幸运电子模型,推出了适用于高压n型器件衬底电流(ISUB)的公式,并且为模拟和实验测量的结果所验证.普通n型低压器件的热载流子注入(HCI)效应和ISUB相关.因此,ISUB特征曲线的解释理论和基于理论的正确公式表述对于确保器件... 基于泊松方程和幸运电子模型,推出了适用于高压n型器件衬底电流(ISUB)的公式,并且为模拟和实验测量的结果所验证.普通n型低压器件的热载流子注入(HCI)效应和ISUB相关.因此,ISUB特征曲线的解释理论和基于理论的正确公式表述对于确保器件设计的可靠性尤为重要.高压器件的ISUB随栅极电压变化在峰值后再次升高.然而在普通低压器件的经典特征曲线中,ISUB仅呈现一个峰.高压器件的ISUB再次升高及其相关的可靠性问题成为新的研究热点.最广为接受的理论(Kirk effect)认为,ISUB再次升高是因为栅控沟道内的经典强电场区移动到沟道外n+漏极的边缘.本文与之不同,认为高压器件ISUB的再次升高并非因为经典强电场区的移动,而是因为在n+漏极边缘出现独立的强电场区,和经典强电场区同时并存,这就是双强电场模型.该双强电场模型仅有经典强电场的ISUB方程不适用于高压器件,新的ISUB方程也由此双强电场模型推导出来,公式与实验结果吻合.进一步地,双强电场模型引进了空穴在氧化层的陷落机制,解释了高压器件的热载流子注入效应. 展开更多
关键词 衬底电流 双强电场模型 衬底电流公式 热载流子注入
下载PDF
恒压应力下超薄栅nMOSFET软击穿后的衬底电流特性 被引量:3
2
作者 王彦刚 许铭真 +1 位作者 谭长华 段小蓉 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2005年第5期999-1004,共6页
研究了在恒压应力下超薄栅nMOSFET软击穿后的衬底电流特性.软击穿时间由衬底电流随时间的弛豫特性和器件输出特性测量时监测的衬底电流突变确定.发现软击穿时间的威布尔斜率和衬底特征击穿电流随温度的升高而增大.用类渗流模型模拟了软... 研究了在恒压应力下超薄栅nMOSFET软击穿后的衬底电流特性.软击穿时间由衬底电流随时间的弛豫特性和器件输出特性测量时监测的衬底电流突变确定.发现软击穿时间的威布尔斜率和衬底特征击穿电流随温度的升高而增大.用类渗流模型模拟了软击穿后衬底电流与栅电压的关系.利用变频光泵效应讨论了超薄栅MOSFET低电压应力下衬底电流的来源,并解释了软击穿后衬底电流和栅电流之间的线性关系. 展开更多
关键词 衬底电流 软击穿 超薄栅氧化层 威布尔分布 变频光泵效应
下载PDF
高压MOS晶体管双峰衬底电流分析及优化 被引量:2
3
作者 王俊 董业民 +3 位作者 邹欣 邵丽 李文军 杨华岳 《半导体技术》 CAS CSCD 北大核心 2008年第4期316-319,共4页
利用0.15μm标准CMOS工艺制造出了工作电压为30V的双扩散漏端MOS晶体管。观察到DDDMOS的衬底电流-栅压曲线有两个峰。实验表明,DDDMOS衬底电流的第二个峰对器件的可靠性有一定的影响。利用TCAD模拟解释了DDDMOS第二个衬底电流峰的形成机... 利用0.15μm标准CMOS工艺制造出了工作电压为30V的双扩散漏端MOS晶体管。观察到DDDMOS的衬底电流-栅压曲线有两个峰。实验表明,DDDMOS衬底电流的第二个峰对器件的可靠性有一定的影响。利用TCAD模拟解释了DDDMOS第二个衬底电流峰的形成机制,并通过求解泊松方程和电流连续性方程分析了器件的物理和几何参数与第二个衬底电流峰之间的关系。根据分析的结果优化了制造工艺,降低了DDDMOS的衬底电流,提高了器件的可靠性。 展开更多
关键词 高压器件 衬底电流 优化工艺
下载PDF
90nm工艺下nMOS器件最大衬底电流应力特性
4
作者 陈海峰 马晓华 +4 位作者 郝跃 曹艳荣 黄建方 王文博 李康 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2005年第12期2411-2415,共5页
研究了90nm工艺条件下的轻掺杂漏(lightlydoped drain,LDD)nMOSFET器件最大衬底电流应力特性.在比较分析了连续不同电应力后LDDnMOSFET的GIDL(gateinduced drain leakage)电流变化后,发现当器件的栅氧厚度接近1nm,沟长接近100nm时,最大... 研究了90nm工艺条件下的轻掺杂漏(lightlydoped drain,LDD)nMOSFET器件最大衬底电流应力特性.在比较分析了连续不同电应力后LDDnMOSFET的GIDL(gateinduced drain leakage)电流变化后,发现当器件的栅氧厚度接近1nm,沟长接近100nm时,最大衬底电流应力不是电子注入应力,也不是电子和空穴的共同注入应力,而是一种空穴注入应力,并采用空穴应力注入实验、负最大衬底电流应力实验验证了这一结论. 展开更多
关键词 最大衬底电流应力 关态 带带遂穿 陷阱电荷 GIDL
下载PDF
纳米级MOSFET衬底电流的偏置依赖性建模
5
作者 王林 王军 王丹丹 《电子技术应用》 北大核心 2016年第10期37-39,共3页
衬底电流是纳米级MOSFET电学性质分析的重要基础,也是集成电路设计的先决条件。建立精确的衬底电流模型是分析MOSFET器件及电路可靠性和进行电路设计所必需的。基于热载流子效应建立了一个常规结构纳米级MOSFET衬底电流的解析模型,并将... 衬底电流是纳米级MOSFET电学性质分析的重要基础,也是集成电路设计的先决条件。建立精确的衬底电流模型是分析MOSFET器件及电路可靠性和进行电路设计所必需的。基于热载流子效应建立了一个常规结构纳米级MOSFET衬底电流的解析模型,并将模型的仿真结果与实验结果相比较,验证了模型的准确性。同时对衬底电流与沟道长度和偏置电压的关系进行了分析研究,结果表明,衬底电流具有显著的沟道长度与偏置依赖性。 展开更多
关键词 衬底电流 纳米级MOSFET 偏置依赖性
下载PDF
MOSFET衬底电流模型及参数提取
6
作者 刘永强 于奇 +2 位作者 刘玉奎 李竞春 陈勇 《微电子学》 CAS CSCD 北大核心 1999年第3期174-177,共4页
在短沟道MOSFET器件物理的基础上,导出了其衬底电流解析模型,并通过实验进行了模型参数提取。模型输出与短沟MOSFET实测结果比较接近,可应用于VLSI/ULSI可靠性模拟与监测研究和亚微米CMOS电路设计。
关键词 MOSFET 半导体器件 衬底电流模型 参数提取
下载PDF
双极值衬底电流对高压MOS器件退化的影响
7
作者 刘博 王磊 +3 位作者 冯志刚 王俊 李文军 程秀兰 《半导体技术》 CAS CSCD 北大核心 2009年第3期247-250,共4页
基于0.18μm高压n型DEMOS(drain extended MOS)器件,报道了在衬底电流Isub两种极值条件下作高压器件的热载流子应力实验,结果发现器件电学性能参数(如线性区电流、开态电阻、最大电导和饱和漏电流)随应力时间有着明显退化。通过TCAD分... 基于0.18μm高压n型DEMOS(drain extended MOS)器件,报道了在衬底电流Isub两种极值条件下作高压器件的热载流子应力实验,结果发现器件电学性能参数(如线性区电流、开态电阻、最大电导和饱和漏电流)随应力时间有着明显退化。通过TCAD分析表明,这主要是由于持续电压负载引起器件内部界面态的变化和电子注入场氧层,进而改变了器件不同区域内部电场分布所致。同时模拟研究还表明,在Isub第一极大值条件下应力所致的器件退化,主要是由器件漏/沟道耗尽区域的电场强度增加引起的;而在Isub第二极值条件下的应力诱发器件退化,则主要是由漏端欧姆接触附近的电场加强所致。 展开更多
关键词 高压器件 扩展漏端MOS 衬底电流 热载流子注入
下载PDF
nMOSFET中衬底偏压对衬底电流的影响研究
8
作者 陈海峰 过立新 《微电子学》 CAS CSCD 北大核心 2013年第1期103-106,共4页
研究了基于90nm CMOS工艺的nMOSFET中正负衬底偏压VB对衬底电流IB的影响。衬底电流IB在0V<VG<1V时变化比较明显,IB随VB正偏压的增加而增大,随VB负偏压的增加而减小。这是因为在这一区间内对IB起主导作用的漏电流ID主要为亚阈值电... 研究了基于90nm CMOS工艺的nMOSFET中正负衬底偏压VB对衬底电流IB的影响。衬底电流IB在0V<VG<1V时变化比较明显,IB随VB正偏压的增加而增大,随VB负偏压的增加而减小。这是因为在这一区间内对IB起主导作用的漏电流ID主要为亚阈值电流,而VB对与亚阈值电流紧密相关的阈值电压VTH会产生较大影响。进一步研究发现,衬底电流峰值IBMAX与VB在半对数坐标下呈线性关系。实验结果验证了VB对IB的这一影响机制在不同VD下的普适性。给出了相关的物理机制。 展开更多
关键词 衬底电流 亚阈值电流 NMOSFET 偏压
下载PDF
高压双扩散漏端MOS晶体管双峰衬底电流的形成机理及其影响 被引量:4
9
作者 王俊 王磊 +4 位作者 董业民 邹欣 邵丽 李文军 杨华岳 《物理学报》 SCIE EI CAS CSCD 北大核心 2008年第7期4492-4496,共5页
利用0.15μm标准CMOS工艺制造出了工作电压为30V的双扩散漏端MOS晶体管(double diffused drain MOS,DDDMOS).观察到DDDMOS的衬底电流-栅压曲线(Ib-Vg曲线)有两个峰.通过实验和TCAD模拟揭示了DDDMOS衬底电流的形成机理,发现衬底电流第一... 利用0.15μm标准CMOS工艺制造出了工作电压为30V的双扩散漏端MOS晶体管(double diffused drain MOS,DDDMOS).观察到DDDMOS的衬底电流-栅压曲线(Ib-Vg曲线)有两个峰.通过实验和TCAD模拟揭示了DDDMOS衬底电流的形成机理,发现衬底电流第一个峰的成因与传统MOS器件相同;第二个峰来自于发生在漂移区远离沟道一侧高场区的碰撞离化电流.通过求解泊松方程和电流连续性方程,分析了器件的物理和几何参数对导致衬底电流重新上升的漂移区电场的影响.在分析了DDDMOS衬底电流的第二个峰形成机理的基础上,考察了其对器件的可靠性的影响. 展开更多
关键词 高压器件 衬底电流 可靠性
原文传递
一种抗热载流子退化效应的新型CMOS电路结构 被引量:4
10
作者 陈勇 杨谟华 +3 位作者 于奇 王向展 李竟春 谢孟贤 《电子学报》 EI CAS CSCD 北大核心 2000年第5期65-67,共3页
本文在分析MOSFET衬底电流原理的基础上 ,提出了一种新型抗热载流子退化效应的CMOS数字电路结构 .即通过在受热载流子退化效应较严重的NMOSFET漏极串联一肖特基二级管 ,来减小其所受电应力 .经SPICE及电路可靠性模拟软件BERT2 .0对倒相... 本文在分析MOSFET衬底电流原理的基础上 ,提出了一种新型抗热载流子退化效应的CMOS数字电路结构 .即通过在受热载流子退化效应较严重的NMOSFET漏极串联一肖特基二级管 ,来减小其所受电应力 .经SPICE及电路可靠性模拟软件BERT2 .0对倒相器的模拟结果表明 :该结构使衬底电流降低约 5 0 % ,器件的热载流子退化效应明显改善而不会增加电路延迟 ;且该电路结构中肖特基二级管可在NMOSFET漏极直接制作肖特基金半接触来方便地实现 ,工艺简明可行又无须增加芯片面积 . 展开更多
关键词 MOSFET衬底电流 热载流子效应 CMOS电路结构
下载PDF
一种适用于MEMS麦克风的新型恒压电荷泵设计 被引量:1
11
作者 张文杰 杨凤 +2 位作者 段杰斌 谢亮 金湘亮 《固体电子学研究与进展》 CAS CSCD 北大核心 2013年第3期300-304,共5页
实现了一种新型恒压输出电荷泵电路,通过选择合理的电荷泵结构能有效抑制反向电流及衬底电流,并通过一种负反馈稳压电路得到低纹波且不随电源电压变化的稳压输出,非常适用于MEMS麦克风。该电路采用MIXIC0.35μm标准CMOS工艺实现,测试结... 实现了一种新型恒压输出电荷泵电路,通过选择合理的电荷泵结构能有效抑制反向电流及衬底电流,并通过一种负反馈稳压电路得到低纹波且不随电源电压变化的稳压输出,非常适用于MEMS麦克风。该电路采用MIXIC0.35μm标准CMOS工艺实现,测试结果表明该电路能自适应2.8~3.6V的电源电压变化,输出稳定的9V直流电压。 展开更多
关键词 电荷泵 衬底电流 辅助金属氧化物半导体场效应晶体管 恒压输出 微机电系统麦克风
下载PDF
VDMOS器件高温热载流子效应的研究
12
作者 储晓磊 高珊 李尚君 《固体电子学研究与进展》 CAS CSCD 北大核心 2016年第1期39-44,共6页
用二维器件仿真软件Silvaco-Atlas模拟了VDMOS器件工作时产热分布,观察到高温区集中分布在沟道末端及积累层区域。仿真了自加热效应情形下的输出特性曲线,图像显示曲线在达到饱和点后随漏电压增大有下降趋势。结合理论揭示了自加热效应... 用二维器件仿真软件Silvaco-Atlas模拟了VDMOS器件工作时产热分布,观察到高温区集中分布在沟道末端及积累层区域。仿真了自加热效应情形下的输出特性曲线,图像显示曲线在达到饱和点后随漏电压增大有下降趋势。结合理论揭示了自加热效应造成器件电学参数退化机理。通过建立衬底电流模型,分析了衬底电流受偏置电压和温度影响的变化过程。结果表明:在偏置电压固定时,衬底电流随温度升高呈先下降后升高的变化过程;在高温和高偏置电压下衬底电流有指数上升趋势,而且正比于阈值电压、饱和漏电流以及传输特性等电学特性的退化。 展开更多
关键词 垂直双扩散金属氧化物半导体 自加热效应 衬底电流 热载流子效应
下载PDF
An Improved Description of Characteristics Length in Substrate Current Model for Submicron and Deep-Submicron LDD MOSFET's
13
作者 于春利 杨林安 郝跃 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2004年第9期1084-1090,共7页
A novel substrate current model is proposed for submicron and deep-submicron li ghtly-doped-drain (LDD) n-MOSFET,with the emphasis on accurate description of the characteristics length by taking the effects of channe... A novel substrate current model is proposed for submicron and deep-submicron li ghtly-doped-drain (LDD) n-MOSFET,with the emphasis on accurate description of the characteristics length by taking the effects of channel length and bias int o account.This is due to that the characteristics lenth significantly affects th e maximum lateral electric field and the length of velocity saturation region,bo th of which are very important in modeling the drain current and the substrate c urrent.The comparison between simulations and experiments shows a good predictio n of the model for submicron and deep-submicron LDD MOSFET.Moreover,the analyti cal model is suitable for descgn of devices as it is low in computation consumpt ion. 展开更多
关键词 LDD MOSFET substra te current characteristics length maximum lateral electric field
下载PDF
A Novel Empirical Model of I-V Characteristics for LDD MOSFET Including Substrate Current
14
作者 于春利 郝跃 杨林安 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2004年第7期778-783,共6页
A compact model for LDD MOSFET is proposed,which involves the hyperbolic tangent function description and the physics of device with emphasis on the substrate current modeling.The simulation results demonstrate good ... A compact model for LDD MOSFET is proposed,which involves the hyperbolic tangent function description and the physics of device with emphasis on the substrate current modeling.The simulation results demonstrate good agreement with measurement,and show that deep submicron LDD MOSFET has larger substrate current than submicron device does.The improved model costs low computation consumption,and is effective in manifestation of hot carrier effect and other effects in deep submicron devices,in turn is suitable for design and reliability analysis of scaling down devices. 展开更多
关键词 LDD MOSFET substrate current hot carrier effect deep submicron
下载PDF
射频高损耗硅基双互连线建模 被引量:1
15
作者 金香菊 朱磊 +2 位作者 尤焕成 王向展 杨谟华 《微电子学》 CAS CSCD 北大核心 2006年第6期732-735,共4页
针对高损耗硅衬底,采用部分元等效电路法和准静磁积分公式,将衬底涡流等效为衬底镜像电流,建立射频硅基双互连线等效电路模型。该模型考虑了趋肤效应、邻近效应和衬底损耗对互连线串联电感Ls和串联电阻Rs频率特性的制约。通过与全波分... 针对高损耗硅衬底,采用部分元等效电路法和准静磁积分公式,将衬底涡流等效为衬底镜像电流,建立射频硅基双互连线等效电路模型。该模型考虑了趋肤效应、邻近效应和衬底损耗对互连线串联电感Ls和串联电阻Rs频率特性的制约。通过与全波分析方法对比,验证了在20 GHz范围内由该模型导出的互连线等效电感L、等效电阻R误差均在8%以内。该模型可望应用于硅基射频集成电路设计。 展开更多
关键词 射频 互连线 趋肤效应 邻近效应 镜像电流 趋肤效应
下载PDF
Analysis of substrate eddy effects and distribution effects in silicon-based inductor model
16
作者 武锐 廖小平 +1 位作者 张志强 杨乐 《Journal of Southeast University(English Edition)》 EI CAS 2009年第1期57-62,共6页
The concepts of substrate eddy influence factor and distribution-effects-occurring frequency are presented. The effects of substrate resistivity and inductor spiral length on the substrate eddy and distribution effect... The concepts of substrate eddy influence factor and distribution-effects-occurring frequency are presented. The effects of substrate resistivity and inductor spiral length on the substrate eddy and distribution effects are captured. The substrate eddy influence factors of an inductor (6 turn, 3 060 μm in length) fabricated on low ( 1 Ω. cm) and high resistivity( 1 000 Ω.cm) silicon substrates are 0. 3 and 0. 04, and the distribution-effects- occurring frequencies are 1.8 GHz and 14. 5 GHz, respectively. The measurement results show that the equivalent circuit model of the inductor on low resistivity silicon must take into consideration substrate eddy effects and distribution effects. However, the circuit model of the inductor on high resistivity silicon cannot take into account the substrate eddy effects and the distribution effects at the frequencies of interest. Its simple model shows agreement with the measurements, and the contrast is within 7%. 展开更多
关键词 planar spiral inductors substrate eddy effects distribution effects equivalent circuit model
下载PDF
Gate leakage current of NMOSFET with ultra-thin gate oxide
17
作者 胡仕刚 吴笑峰 席在芳 《Journal of Central South University》 SCIE EI CAS 2012年第11期3105-3109,共5页
As dimensions of the metal-oxide-semiconductor field-effect transistor (MOSFET) are scaling down and the thickness of gate oxide is decreased,the gate leakage becomes more and more prominent and has been one of the mo... As dimensions of the metal-oxide-semiconductor field-effect transistor (MOSFET) are scaling down and the thickness of gate oxide is decreased,the gate leakage becomes more and more prominent and has been one of the most important limiting factors to MOSFET and circuits lifetime.Based on reliability theory and experiments,the direct tunneling current in lightly-doped drain (LDD) NMOSFET with 1.4 nm gate oxide fabricated by 90 nm complementary metal oxide semiconductor (CMOS) process was studied in depth.High-precision semiconductor parameter analyzer was used to conduct the tests.Law of variation of the direct tunneling (DT) current with channel length,channel width,measuring voltage,drain bias and reverse substrate bias was revealed.The results show that the change of the DT current obeys index law;there is a linear relationship between gate current and channel dimension;drain bias and substrate bias can reduce the gate current. 展开更多
关键词 direct tunneling metal-oxide-semiconductor field-effect transistor (MOSFET) gate oxide
下载PDF
晶体管、MOS器件
18
《电子科技文摘》 2000年第11期22-23,共2页
Y2000-62007-2 0018093发射极开关晶闸管(ETO)介绍:单位开关增益容量的数值与试验证明=Introducing the emitter turn-offthyristor(ETO):numerical and experimental demon-stration of unity turn-off gain capability[会,英]/Li,Y.X.... Y2000-62007-2 0018093发射极开关晶闸管(ETO)介绍:单位开关增益容量的数值与试验证明=Introducing the emitter turn-offthyristor(ETO):numerical and experimental demon-stration of unity turn-off gain capability[会,英]/Li,Y.X.&Huang,A.Q.//Ⅵ IEEE International PowerElectronics Congress.—2~9(PC) 展开更多
关键词 发射极开关晶闸管 高电子迁移率晶体管 器件 智能功率集成电路 开关增益 电子学报 数值模拟 双异质结晶体管 热载流子 衬底电流
原文传递
Numerical Study of Natural Convection on Horizontal Strips Embedded in an Vertical Adiabatic Substrate
19
作者 Xiao-BoWu Zeng-YuanGuo 《Journal of Thermal Science》 SCIE EI CAS CSCD 1996年第2期117-121,共5页
A full solution of two-dimensional Navier-Stokes and energy equation was conducted numerically to analyze the natural convection of the horizontal strip with an adiabatic substrate. The main features of such convectio... A full solution of two-dimensional Navier-Stokes and energy equation was conducted numerically to analyze the natural convection of the horizontal strip with an adiabatic substrate. The main features of such convection are: (i) the leading and trailing edge effect, (ii) the non-boundary layer effect, and (iii) the side edge effect. The results are compared with the boundary layer theory and experimental data. 展开更多
关键词 natural confection cooling of electronics numerical simulation
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部