一种软硬件协同的拟态调度裁决器设计方法

面向网络空间拟态防御的动态异构冗余架构实现需求,提出了一种软硬件协同的拟态调度裁决器设计方法。介绍了该设计方法的理论来源、设计思想及框架结构;分析了该框架结构对拟态调度裁决的安全、高效、灵活的应用需求实现方式;设计实现了拟态调度裁决器的硬件电路,并基于拟态交换机应用场景进行了测试。测试结果表明,所提的软硬件协同的拟态调度器设计方法,在满足动态异构冗余架构构建需求的同时,也满足了系统服务品质的无损和应用服务的灵活。

紧耦合多机系统总线裁决器的一种设计方法及性能评价

本文提出了一种适应性分布式总体裁决器的设计方法。

异步多处理机系统共享资源裁决器的一个设计方法

为了使一个共享资源多处理机系统在局部时空内实现性能优化,便要求在同一个系统中实现多种裁决方案。本文由此简单讨论了各种类型的裁决器,进而提出了一种可变优先策略裁决器的设计方法。

一种基于执行体异构度的拟态裁决优化方法

网络空间拟态防御技术通过构建动态异构冗余的系统架构来提高系统的安全性能,而裁决器的表决机制是防御链中的关键步骤,直接影响拟态系统的安全性和效率。针对拟态表决环节的任务特性,对一致表决算法进行改进,设计基于执行体异构度的拟态裁决优化方法。结合拟态防御系统的异构特性,在选择执行体表决输出时引入执行体间的异构度作为决策因素,同时综合考虑执行体数目和历史记录信息,使表决算法更适用于拟态架构面临的威胁场景。实验结果表明,与一致表决算法相比,该算法能够显著提高拟态系统的安全性能,有效规避共模逃逸的风险。

可调可重构的环形振荡器物理不可克隆函数

针对环形振荡器物理不可克隆函数均匀性与独特性不够理想的问题,提出一种可调可重构的环形振荡器物理不可克隆函数设计.该设计包含可重构环形振荡器模块、整合器模块和裁决器模块.可重构环形振荡器模块由多个独立且具有相同设计的可重构环形振荡器-计数器组构成,芯片各部分的工艺偏差由计数器的数值反映;整合器模块通过将多个计数器数值进行排序并依次作差,以减弱芯片固有时延对物理不可克隆函数均匀性与独特性的不良影响;裁决器模块经预先设计阈值后,对整合器模块产生的差值进行裁决,产生最终响应.在Xilinx Zynq-7000 Soc ZC702 FPGA实现上述可调可重构的环形振荡器物理不可克隆函数,实验结果表明,均匀性的平均值为49.36%,独特性的平均值为47.07%,均趋于50%的理想值,取得了令人满意的效果.

多微机系统VME总线控制器的设计与实现

文中给出了一个机械人力反馈依从控制用多微机系统的VME总线控制器的基本结构,给出了采用循环选择(RRS)优先策略裁决器的设计细节,指出了在设计过程中遇到的问题及其解决办法,最后以MSI、SSI给出了总线控制器的具体实现。

基于异常值的拟态裁决优化方法

针对拟态裁决器多数一致性表决算法的优化方法,提出用异常检测的方法直接量化数据可靠性来提升表决正确率。基于异常值的表决算法,通过构建拟态系统异构执行体输出数据集和训练深度学习异常检测模型量化了执行体输出数据异常值;使用权值优化算法优化加权分配,在表决时选择最优加权结果作为表决输出结果。实验结果表明,该方法能够提升拟态裁决器的表决输出正确率,具有一定共模逃逸检测能力,提升了系统的安全性和可靠性。

高速数字串行接口的设计

讨论了我们设计的一个基于ＩＳＡ总线的高速数字串行接口的基本原理及电路实现方法