2.5Gbps收发器中1:2解复用电路的设计

在2.5 Gbps高速串行收发系统接收端中1到2解复用电路位对于降低内核工作速度,减轻设计压力,提高电路稳定性起着关键作用。本文描述了基于电流模式逻辑的解复用电路工作原理,按照全定制设计流程采用SMIC0.18um混合信号工艺完成了高速差分数据的1到2解复用,并采用SpectreVerilog进行了数模混合仿真,结果表明该电路在2.5 Gbps收发器电路中可以稳定可靠地工作。

解复用处理电路中成帧器模块的设计与仿真

由于解复用电路中从高速的串行数据中恢复出来的不同类型的数据只是按照顺序以各自的bit宽度重新放置[1],并没有按照正确的帧格式字节对齐,导致后续电路无法直接使用这样的数据进行后续处理[2]。为了解决这一问题,设计了解复用处理电路中的成帧器模块。通过仿真验证了该成帧器的正确性,实验结果表明,该电路能够准确地完成帧头字符定位检测[3~4]。

用于多路信号传输的集成复用技术

通过对集成复用技术中常用的复用电路和解复用电路的分析，认为选择单节的四路ＭＵＸ和ＤＭＵＸ，结合通常为２～３微米双极高速工艺，比需要更高工艺水平的二节树型分叉结构更有实际意义。实际设计的４：１ＭＵＸ和１：４ＤＭＵＸ电路经模拟验证，用２微米高速双极工艺研制已具有初步功能。