用D触发器构成的同步时序逻辑电路设计新方法

提出一种针对用D触发器构成同步时序逻辑电路的设计新方法,该方法可以直接从时序电路的状态转换图(STD)上获得D触发器的驱动方程,从而可以快速、准确地设计同步时序逻辑电路.

方程、真值表与状态转换图在逻辑推理中的应用

给出了方程、真值表与状态转换图在逻辑推理中的应用。

时序电路设计中的触发器选型问题

本文提出用符号法比较各种触发器的驱动函数 。

探讨《数字逻辑》课程中触发器的教学方法

本文介绍了数字电路中各种触发器的电路结构特点。以基本RS触发器主线，将电路结构逐步进行优化，功能逐渐完善，依次介绍各种触发器及他们之间的相互关系。0 引言触发器是数字电子器件，它具有在激励输入变化后存储二进制信息的能力，因此，在二进制数据存储的许多应用中，触发器是基本存储单元。。如果按照触发器的电路结构可分。

分析由触发器构成的同步计数器的一种新方法

为了简化由触发器构成的同步计数器的分析过程,提出一种简单、有效的方法.采用该方法,由计数器的逻辑电路图获得状态转移方程后,将其化成标准与或表达式,通过推导得出标准与或表达式中逻辑函数取值的规律,按照该规律,状态转移方程中次态值可直接由标准与或表达式得到,而不需要进行任何逻辑运算.通过对1个3变量计数器的分析表明,该方法省去了烦琐的计算,使得次态值的求取和真值表的创建更加快捷、方便.

触发器相互转换的设计方法

介绍了一种利用驱动真值表实现触发器相互转换的设计方法,方法易于理解、简单易行、具有通用性.

基于次态卡诺图的JK驱动方程的改进方法进行时序逻辑电路的设计

在应用次态卡诺图得到JK驱动方程时,为了达到时序逻辑电路设计最简化。论文在分析JK触发器的特性,及求取JK触发器驱动方程的传统方法中存在的问题,提出了用次态卡诺图求取JK驱动方程的改进方法。并通过示例说明利用该方法进行时序逻辑电路设计的过程。由此得出所提出的改进方法是可行的。

由触发器构成的异步计数器的一种新分析方法

提出一种新的由触发器构成的异步计数器的分析方法,将计数器的时钟信号作为输入条件写入原触发器的驱动方程构成新的驱动方程,代入触发器的特征方程获得次态方程;将次态方程化为状态变量的最小项之和的标准形式,在不需要进行任何逻辑运算的前提下,实现状态转换表的填写,从而获得计数器的变化规律。该方法省去了繁琐的计算,且与传统的真值表填写方法一致,实现了与同步时序逻辑电路的分析方法的一致性。

关于RS触发器的勘误

一、高等教育出版社九0年版的中专工科电工类专业的《电子技术基础》教材中,第385页提到了RS触发器时序图的画法,其中对同步RS触发器的有关叙述我认为有错误。

时序逻辑电路的卡诺图分析法

提出了一种分析时序逻辑电路功能的新方法:利用分项满足法和时钟方程来填写状态方程的卡诺图。

用卡诺图分析时序逻辑电路

本文以时序电路中的同步和异步计数电路为例来说明一种用卡诺图分析时序逻辑电路的方法.1 用卡诺图分析同步时序逻辑电路写出一个电路的状态转移方程是容易的,在得到状态转移方程式以后,用卡诺图就能很快得到电路的状态编码表,同时也能够检查电路的自启动性.

基于动态卡诺图对时序逻辑电路设计方法的优化

在传统数字电路设计中,在保证逻辑功能正确的前提下,尽可能简化逻辑函数表达式以获得最简的电路。在目前国内的一些主要教材中,介绍时序逻辑电路设计时,当获得触发器的状态方程后,都是将状态方程和所选用的触发器的特性方程进行人为比较,得到触发器的驱动方程,这样获得的激励函数并不能保证一定是最简的,常常还需要进行某些修正。本文提出动态卡诺图的概念,利用触发器的状态变化来填写卡诺图,给出了J、K触发器的动态卡诺图化简技术和设计方法,这种设计方法解决了传统时序电路设计中卡诺图画包围圈不能遵循包围圈最大原则的问题。

一种设计同步时序电路的新方法

介绍了一种设计同步时序逻辑电路的新方法。该方法之关键在于直接从时序电路的状态转换图（ＳＴＤ）获得Ｊ－Ｋ、Ｄ和Ｔ触发器的激励方程式。采用该方法设计了几个实例，并由此验证了其正确性和有效性。

同步时序逻辑电路的设计技巧

在进行同步时序逻辑电路设计时 ,可在状态分配之后 ,先对状态表进行仔细的观察 ,然后可根据所选用的触发器的状态图 ,通过对触发器状态翻转条件的高度概括写出驱动方程 ;也可根据所选用的触发器的驱动表 ,利用卡诺图 。

同步时序逻辑电路设计的新方法

提出了从状态转换图中直接求得触发器的置位和复位函数,从而确定触发器的驱动方程这样一种设计同步时序逻辑电路的新方法.设计原理简单,易于理解,适合于所有同步时序逻辑电路.

同步时序逻辑电路设计方法的研究

提出一种设计同步时序逻辑电路的新方法 .根据触发器 ( FF)基本特性 ,可从电路的状态转换图上直接求得触发器置位、复位函数 ,进而确定触发器的激励方程 .具体设计实例表明该方法简捷、高效 。

同步时序逻辑电路设计新法

提出了一种同步时序逻辑电路设计新方法 .根据触发器 (FF)的基本特性 ,可从电路的状态转换图上直接求得触发器置位、复位函数 ,进而确定触发器的驱动方程 .具体设计实例表明该方法简捷、高效 ,设计电路功能正确 .