基于计数延时法的移相全桥变换器PWM控制设计

移相全桥ZVS变换器在中大功率场合有广泛应用,在数字移相控制系统中,对移相互补驱动输出信号的稳定性,特别是对移相角产生的灵活性具有一定的要求。选用32位ARM内核的单片机,利用其定时器互连关系提出了一种计数延时法,并基于该方法设计了两种ZVS变换器驱动波形产生方案。文中详细介绍了计数延时法产生移相角原理,重点阐述了两种四路移相驱动信号设计步骤,最后通过软件设计实现了移相互补信号的产生,并进行了移相全桥变换器开环和电压闭环实验,实验验证了该计数延时法的可行性,大大简化了全桥变换器移相PWM控制,且为多模块移相全桥变换器的控制奠定基础。

数字控制的移相全桥变换器均流实现

开关电源并联系统广泛应用于中大功率场合,其中电源模块采用移相全桥变换器拓扑,并联系统采用平均电流自动均流法,控制系统以STM32F207型单片机(ARM内核)为核心,采样部分提出了一种快速采样方法,文章详细阐述了DMA控制器实现快速采样的过程,介绍了计数延时法产生移相角及实现均流原理,完成了移相角在线调整并。最后搭建实验样机完成了双模块并联均流实验,达到了均流控制(CS)的目的,均流误差(CSerr)小于4%,且抗干扰能力强。