计算机指令集仿真器的时间仿真技术研究

本文介绍了计算机系统的时间概念,讨论了计算机指令集仿真器中时间仿真的一般原理和方法,并以时钟中断仿真为核心分析了各种时钟仿真技术及其应用。

精简指令集计算机协处理器设计

针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。

基于宏指令集的专用汇编器的研究与实现

针对将复杂算法转化为硬件电路难度很大的问题,设计一种专用汇编器,可将由宏指令组成的汇编语言自动转化为二进制代码表示的机器语言,并根据宏指令集计算机理论的系统结构,将二进制代码组织成VHDL语言描述的状态机输出,便于进一步的硬件优化设计。性能测试结果证明,该汇编器支持从汇编语言到硬件电路设计语言的自动转化,可较大地提高用硬件电路实现复杂算法的研发效率。

一种加速访存地址计算的编译优化

在国产申威高性能多核服务器系统中,基础编译系统对应用程序中访存操作进行代码生成时,没有考虑国产处理器指令特征,导致编译器生成的访存地址计算代码效率较低,影响国产高性能处理器的性能。为充分发挥国产处理器高性能计算能力,提出一种加速访存地址计算的编译优化方法。加速访存地址计算编译优化基于处理器支持带扩展因子的运算指令,在编译器后端内存地址表达式合法性检查中,添加针对乘加模式的地址计算表达式合法性检查算法,自动识别地址表达式中存在的乘加运算并进行合法性检验,对符合条件的地址表达式在代码生成阶段匹配生成带扩展因子的运算指令来快速计算访存地址,从而加快访存指令的发射与执行以及应用程序中的访存地址生成,提升访存效率。使用行业标准性能测试集SPEC CPU2006对优化效果进行评测,结果表明,相比优化前SPECspeed Integer与SPECspeed Float Point两个子集,该优化方法平均性能分别提高了2.53%与1.50%。

掌上型核磁共振控制台的设计与实现

常规的核磁共振仪器具有体积大,不易携带等缺点,限制了其在现场石油勘探、食品安全、环境污染、质检等领域的应用.为此,本文提出了一种掌上型核磁共振控制台设计方案,在一块可编程片上系统芯片Zynq-7000上,通过高级精简指令集计算机(Advanced RISC Machine,ARM)核构建、现场可编程门阵列(Field Programmable Gate Array,FPGA)逻辑设计和控制程序设计,完成了整个掌上型核磁共振控制台的设计与实现.全部设计完成后,在课题组自研的0.5 T桌面式核磁共振系统上,进行了自由感应衰减(Free Induction Decay,FID)、自旋回波(Spin Echo,SE)和CPMG(Carr-Purcel1-Meiboom-Gill)几个基本脉冲序列的测试,验证了其整体架构设计的正确性和各个模块之间的协调性.设计的核磁共振控制台长10.6 cm,宽6.0 cm,高1.9 cm,在缩小体积的同时,还提高了脉冲序列的实时性和控制台的稳定性,为进一步研制便携式核磁共振仪器奠定了基础.

多发射处理器的指令调度算法研究

RISC体系作为精简指令集计算机的兴起,使得多发射处理器的指令调度算法成为研究热点。本文从程序块划分和执行角度,讨论了多发射处理器的指令调度算法,介绍了几种局部指令和全局指令调度的影响力较大的算法。它们通过指令调度的优化,提高多发射处理器内部功能部件的执行并行性。本文还给出了进一步研究方向,构造多发射结构多处理器并行处理系统,实现处理器之间的并行技术和处理器内部的并行技术的整合。

地应力监测中定位与姿态数据采集系统设计

针对地应力低频电磁监测中高效数据采集、精准授时和实时定姿定位问题,设计并实现了基于嵌入式的定位与姿态测量模块相结合的实时数据采集系统,以ARM微处理器(S3C6410)和嵌入式Linux作为系统控制核心平台,详细介绍了系统软硬件设计架构,设计并完成定位与姿态测量特征数据提取算法,基于LCD触摸屏和Qt/Embedded进行数据采集处理终端的图形用户界面设计并实现人机交互;另外,系统在完成控制显示等功能的同时能将所需数据实时存储至SD卡,为后续数据分析提供依据。系统联调与外场实验验证表明:该系统能够完成定位与姿态数据的实时采集和处理,数据获取效率较高,有效解决了地应力监测中的实时定姿定位,能够高速、实时、可靠地进行地应力低频电磁监测。

新型船用罗经显控装置设计和实现

为解决传统装置存在的数据传输速率慢、可靠性差、误码率高等问题,本文提出了一种基于高级精简指令集计算机处理器(ARM)的显控装置设计。该设计采用总线冗余的方式,通过模块化设计,实现了数据传输与转发、液晶显示屏(LCD)显示、键盘操作、全球定位系统(GPS)信号接入、检测与警示等功能。实践应用表明,该装置体积小、成本低、可靠性高,后期可维护并易于扩展,有广阔的应用前景。

RISC-V AES扩展指令的硅前评估与安全增强

针对密码算法加速的指令集架构扩展可能为处理器引入侧信道泄露的风险,提出了一种硅前阶段侧信道安全评估方法,能准确定位处理器运行过程中存在侧信道泄露风险的时刻与微架构组件.基于一款32 bit顺序精简指令集计算机(RISC-V)处理器架构,实现了两种代表性的高级加密标准(AES)扩展指令与扩展硬件电路,而后应用所提出的评估方法对其开展侧信道安全评估.基于评估结果提出了扩展端口动态掩码和运算单元功耗随机化的混合防护策略,进行了硅前安全验证,最终实现了高侧信道安全的AES指令集架构扩展.实验结果表明:所提出的混合防护策略能够在4.9%的面积开销下,提升了AES扩展1 886倍以上的侧信道安全性.

基于ARM9的无线视频监控系统设计与实现

为实现视频监控系统的便携性和可移动性,提出以ARM920T-S3C2440为中央处理器的嵌入式系统设计方案。对系统分别进行软硬件设计,硬件系统主要是设计外围硬件设备的原理图和PCB图,对制作的电路板焊接并调试,针对调试过程中出现问题给予解决;软件系统中移植Linux操作系统并加载摄像头驱动程序。分别可以在Windows和Linux两个系统中实现视频监控,实验结果表明两种方案能实时实现视频的无线监控。

ARM微处理器中断响应时间的实验研究

介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响应时间基本相等,中断响应时间与CPU的运行时钟无关,只与中断控制器的运行时钟频率呈反比关系,启用高速缓存时的中断响应时间不到禁用高速缓存时的1/3。

一种基于并行处理器的快速车道线检测系统及FPGA实现

该文提出了一种并行的快速车道线检测系统。该系统包含一个32×32的处理器单元(PE)阵列和双RISC子系统。PE阵列实现车道线图像像素级并行预处理,获取图像边缘特征,双RISC核子系统根据边缘特征实现两条车道线直线参数的并行检测,从而使得检测过程的每一步都是并行进行,显著提高检测速率。该系统用FPGA实现。实验结果表明本系统具有良好的鲁棒性且可达到每秒50帧的检测速率,满足了车道偏离预警系统实时性要求,具备重要的应用价值。

基于FPGA的PLC并行定时器的设计

构建了一种采用ARM与FPGA协同并行工作实现定时功能的PLC控制系统。设计了ARM-FPGA系统的通信方式与协议,实现了ARM与FPGA之间快速高效的通信。由于PLC内部包含了数量较多的定时器,因此在FPGA中采用串行方式与并行方式相结合的方法实现PLC定时功能,经过分析与测试可知,该设计方法不仅可以保证定时器的计时误差在1ms以内,还能提高系统工作效率与减少硬件资源耗用。通过对FPGA内部功能模块的仿真测试与ARM-FPGA系统联合测试,验证了ARM-FPGA系统可以初步实现PLC的预期功能,其中FPGA可以稳定精确地实现定时功能。

汽车电子控制单元ECU的设计

本文给出了汽车电子控制单元ECU的IP核设计。该IP核基于RISC技术的单指令、单周期的体系结构,并采用了自顶向下(top-down)的设计方法和硬件描述语言VerilogHDL,给出了ECU的体系结构以及各个功能模块的具体设计和仿真结果。

基于ARM的最小应用系统设计与开发

采用RISC(Reduced Instruction Set Computer,精简指令集计算机)架构的32位ARM(Advanced RISC Machines)微控制器,具有低功耗(内核工作电压一般为1.8V)、高性能、运算速度快(一般以MIPS为单位)、执行效率高等优点。本文采用Atmel公司的ARM920T内核的32位ARM微控制器AT91RM9200,实现其最小应用系统的硬件设计和软件开发;完成系统的调试和仿真。

基于ARM9的视频监控系统设计

提出一种基于ARM9和GPRS网络的嵌入式安防报警系统。以S3C2440处理器作为控制核心,将摄像头采集的图像数据进行压缩,利用GSM模块向用户提供短信通知和彩信确认,用户根据情况发送命令,控制云台或者报警,实现对现场的实时监控。实验结果表明,该系统图像采集稳定,监控效果良好,具有较好的应用前景。

基于JTAG的片上调试器与调试系统的设计实现

提出了一种基于JTAG协议的嵌入式CISC处理器的调试系统的设计方案。针对自主研发的教学用JU-C2型处理器设计了片上调试器和CPU内部寄存器扫描链,为构成一个完整的调试系统,还设计了USB-JTAG协议转换器和PC机控制软件。调试系统可以实现微指令级和机器指令级的单步、断点以及CPU内部寄存器值的查看和PC(程序计数器)写入,还有CPU的运行停止和复位这些常用的调试功能。分别介绍了系统的各个组成部分以及它们的原理,进行了系统测试,验证系统工作的正确性。调试系统对CPU内部数据通路侵入性较小,在教学中也有一定的实用性。

变电站培训仿真系统的接口交换装置

为满足微机保护变电站培训仿真系统的需要,专门设计了一种基于ARM的连接实物平台和仿真平台的接口交换装置。该装置采用μC/O S-Ⅱ实时操作系统,具有32路开入、16路开出、6路模出、1个以太网接口、2个微机保护面板接口。为使以太网数据通信通道的畅通,在分析开入流、开出流、模出流、保护流特点的基础上,提出了减少信息交换次数和压缩数据内容长度的多种方法。由多台接口交换装置组成的分布式信息交换网已在110/35/6 kV微机保护变电站培训仿真系统中得到应用。实践证明,接口交换装置运行可靠,实物平台的状态在20 m s内和仿真机内部信息一致。