-
题名一种结合硬件特征的并行内存故障检测方案
- 1
-
-
作者
胡蝶
吴俊敏
-
机构
中国科学技术大学计算机科学与技术学院
中国科学技术大学苏州研究院
-
出处
《计算机工程》
CAS
CSCD
2014年第3期310-314,共5页
-
基金
国家自然科学基金资助项目(61272132)
中央高校基本科研业务费专项基金资助项目(WK0110000020)
中国科学院计算技术研究所国家重点实验室开放基金资助项目(CARCH201204)
-
文摘
针对March类内存检测算法越来越复杂、检测时间越来越长,且更适用于对嵌入式内存芯片的检测等问题,提出一种结合硬件特征的并行内存故障检测方案。该方案包括2种并行检测方法:(1)根据DDR2的结构和工作原理设计的芯片级并行,可以并行检测一个DDR2内部的多个内存芯片。(2)根据访存控制器的结构和工作原理设计的访存控制器级并行,可并行检测多个DDR2内存条。对于芯片级并行,访存带宽越大,即并行检测的芯片个数越多,并行效果越好,从1个芯片到并行检测8个芯片,内存的检测时间几乎是呈线性递减的。对于访存控制器级并行,访存控制器数量越多并行效果越好,从1个LMC到2个LMC,内存的检测时间几乎减少了一倍。实验结果表明,2种并行检测方法不仅能够成倍加快检测速度,而且更适用于用户对内存的检测。
-
关键词
故障模型
MARCH算法
DDR2内存条
芯片级并行
访存控制器级并行
-
Keywords
fault model
March algorithm
DDR2 memory bank
chips-level parallel
memory controller level parallel
-
分类号
TP306
[自动化与计算机技术—计算机系统结构]
-