静态随机访问存储器型现场可编程门阵列辐照效应测试系统研制

在调研静态随机访问存储器型现场可编程门阵列(FPGA)器件空间辐照效应失效机理的基础上,详细论述FPGA辐照效应测试系统内部存储器测试、功能测试及功耗测试的实现原理,给出了系统的软硬件实现方法。所建立的系统可以测试FPGA器件的配置存储器翻转截面、块存储器翻转截面、功能失效截面、闭锁截面等多个参数,其长线传输距离达到50 m以上,最大可测门数达到了100万门,为FPGA辐照效应研究提供了测试平台。

同步静态随机访问存储器常见问题解析

介绍当今正在大量使用的突发模式SSRAM,零总线反转SSRAM,二倍数据率SSRAM,四倍数据率SSRAM等类器件的差异,澄清一些容易混淆的概念。

浅析计算机的随机访问存储器(RAM)

存储器作为计算机五大部件之一,而随机访问存储器即RAM(Random Access Memory)又是存储器中最活跃、最重要的部分。微型计算机技术发展至今天,RAM的状况如何呢,本文将阐述目前微型计算机中各种各样的RAM。

CCSDS存储器访问业务在航天器综合电子系统中的应用研究

针对未来航天器中多元化的用户业务对星载设备中数据的采集、存储、修改等处理以更灵活、高效的方式实现的需求,研究分析了CCSDS制定的存储器访问业务的特点、作用及基本的工作原理。通过分析可知,应用CCSDS存储器访问业务可以有效解决当前星载综合电子系统的局限,满足未来航天器数据处理的更高要求。文章提出了其在航天器综合电子系统中的应用场景、可行性、方法和工作模式,对存储器访问业务在未来综合电子系统中应用的优势进行了初步探索。

多端共访存储器的竞争仲裁模块的实现研究

一种多端口访问存储器的仲裁模块被设计用于解决MCU与FPGA内部各功能模块之间共访单端口存储器时存在的访问冲突问题。本文先简述了某空间测控电子系统原型件总体设计,并对各端口共访存储器的特点进行简要分析,基于固定优先级仲裁算法,在FPGA内实现了多端共访存储空间的竞争仲裁逻辑、总线切换和等待机制插入等功能。仿真和测试结果证明了仲裁逻辑的设计合理性和可靠性。

支持存储访问的NoC模拟器的设计与实现

随着片上网络的发展,片上多处理器系统通信性能提高的同时,存储器的访问性能将成为片上多处理器系统的性能瓶颈.目前片上网络的研究主要依赖于模拟器,而现有的片上网络模拟器都不能完成对存储器访问的准确模拟.本文设计并实现了一个能对存储器访问进行模拟的模拟器,为存储器性能的研究提供了一个实验平台;论文通过采用大量访问集对该模拟器进行测试,得出了若干条与存储器访问性能优化相关的片上网络设计建议.

TMS320C67系列EMIF与异步FIFO存储器的接口设计

介绍了TI公司TMS320C67系列DSP的EMIF(外部存储器接口)与异步FIFO(先进先出)存储器的硬件接口设计,着重描述了用EDMA(扩展的直接存储器访问)方式读取FIFO存储器数据的软件设计流程,最后说明了在选择FIFO存储器时应注意的问题。由于EMIF的强大功能,不仅具有很高的数据吞吐率,而且可以与不同类型的同步、异步器件进行无缝连接,使硬件接口电路简单调试方便。运用EDMA的方式进行数据传输,由EDMA控制器完成DSP存储空间内的数据搬移,这样可以最大限度地节省CPU的资源,提高整个系统的运算速度。

缩小的存储器

铁电随机访问存储器（简称为FRAM）利用排列偶极子（分离的电荷）来代表0和1，这使它具有RAM数据访问的速度，而更值得注意的是它具备无须水泵能量即可保持数据的能力。遗憾的是，FRAM不能提供同样多的存储空间，较小铁电片中的偶极子无法轻易地排成队列。如今，来自美国阿肯色大学的研究人员可能发现了一种缩小铁电片的方法。

基于SoC的非对称数字系统算法设计与实现

文章提出一种在片上系统(System on Chip,SoC)实现高吞吐率的有限状态熵编码(finite state entropy,FSE)算法。通过压缩率、速度、资源消耗、功耗4个方面对所提出的编码器和解码器与典型的硬件哈夫曼编码(Huffman coding,HC)进行性能比较,结果表明,所提出的硬件FSE编码器和解码器具有显著优势。硬件FSE(hFSE)架构实现在SoC的处理系统和可编程逻辑块(programmable logic,PL)上,通过高级可扩展接口(Advanced eXtensible Interface 4,AXI4)总线连接SoC的处理系统和可编程逻辑块。算法测试显示,FSE算法在非均匀数据分布和大数据量情况下,具有更好的压缩率。该文设计的编码器和解码器已在可编程逻辑块上实现,其中包括1个可配置的缓冲模块,将比特流作为单字节或双字节配置输出到8 bit位宽4096深度或16 bit位宽2048深度的块随机访问存储器(block random access memory,BRAM)中。所提出的FSE硬件架构为实时压缩应用提供了高吞吐率、低功耗和低资源消耗的硬件实现。

Flex-DMA:支持多模式高效传输的DMA系统设计

随着数据密集型科学和高通量应用的迅速发展,专用集成电路设计不断涌现,传输系统不再只有数据传输的需求。现有的一些直接存储器访问(Data Memory Access,DMA)设计可以支持高效的矩阵转置传输,但这些设计不能满足复杂的访存模式,也不具有灵活的可配置性,从而降低计算效率。针对这些问题设计了一种可配置的多模式传输系统Flex-DMA,该系统包含可配置的寄存器以及传输通道,拥有基础模式和单指令多数据(Single Instruction Multiple Data,SIMD)模式。因此,Flex-DMA可根据不同的数据传输需求选择不同的传输模式,灵活配置数据规模和数据格式,支持数据向量化转换、矩阵转置传输等功能。在大规模并行模拟框架中对Flex-DMA做性能评估,其结果表明,Flex-DMA在数据向量化处理中可以获得平均5.14倍的加速比。此外,与MT-DMA结构相比,Flex-DMA在矩阵转置传输中可以获得平均2.52倍性能提升。实验证明:Flex-DMA能满足复杂的访存模式和传输需求,在低传输时延下实现数据的重组和预处理。

基于PCRAM主存系统的访问机制

随着基于DRAM主存系统功耗的不断上升,相变随机访问存储器(PCRAM)凭借其高密度、低功耗、非易失等优点,将成为下一代最有潜力的主存技术.然而,PCRAM的写操作具有寿命有限和写入能耗、延时较大的特点,限制了其在主存系统中的应用.为了延长主存系统的使用寿命并减少写入能耗,采用写前读技术设计了一种基于异或的数据并行机制.实验结果表明,经过该机制处理,与传统的Data Comparison Write和Flip-N-Write机制相比,写寿命分别延长38%和19%,写入能耗分别减少28%和17%.

面向高光谱影像分类的高性能计算及存储优化

针对高光谱遥感影像分类的并行化处理,现有研究一般是通过集群和工作站来开展,成本较高,部署困难。少数基于GPU方式的研究主要是从流程的角度来论证该并行架构对提高算法效率的有效性,对于算法关键的存储器优化策略等研究相对较少或不详细。针对现有研究的不足,以CUDA架构下高光谱遥感影像的光谱波形匹配法和光谱角填图法分类的高性能计算为例,对算法存储优化策略进行重点研究,深入探讨了一系列存储优化及其改进方法。通过实验论证分析表明:存储优化策略及其改进方法有效,并且对于多种不同尺寸与数据量的影像,CUDA架构下算法的运行效率都有了较为显著的提升。同时,基于CUDA的高光谱影像分类维护了计算结果的准确性。

基于CAN通信和UART通信的ECU板卡程序升级方案设计

为实现电子控制单元内的板卡程序可靠升级,将MCU的存储区进行分割,设置了程序备份区域。介绍了基于统一诊断服务UDS协议和CAN通信的启动加载程序Bootloader升级板卡程序的方案,并在此基础上设计了基于Ymodem协议UART通信的在线程序升级方法。该方法利用MCU支持边读边写功能,通过在应用程序里增加程序下载任务,使用Ymodem协议接收程序,并将程序烧写至备份区内,待板卡再次上电后,利用Bootloader将备份区内的程序搬运至程序运行区内,实现程序的更新。为降低程序下载任务对其他任务的影响,减少CPU的占用时间,程序下载任务通过直接存储器访问DMA方式获取串口数据,同时通过在任务中增加延迟防止其他任务被长时间挂起。

微型水声信号采集存储系统设计与实现

为解决试验中水声信息无法被高保真、长时间采集存储等问题,设计了一种基于ARM微控制器和大容量通用储存卡的微型水声信号采集与存储系统,设计中将高集成度模拟、数字芯片技术有机结合,该采集系统硬件具有体积小巧(3×8 cm)、低功耗、参数设置灵活等优点,方便嵌入各型小空间水声设备内部;软件设计采用"直接存储器访问(DMA)+乒乓缓冲区"的采集模式,确保微控制器轻载实现信号无间断、无丢点采集存储,保证系统连续长时间工作稳定可靠。水下环境噪声测量试验验证了该系统的合理性和工作可靠性。

一种嵌入式实时多分区操作系统下的NVRAM管理机制

在嵌入式实时多分区操作系统中,针对直接通过绝对地址访问NVRAM导致存储器访问越界的问题,该文提出了一种NVRAM管理机制,通过定义注册接口、读取接口和写入接口,屏蔽了不安全的物理存储器访问机制,建立了安全可靠的NVRAM管理机制。通过实际的工程应用证明,该NVRAM管理机制完全避免了存储越界访问的风险,同时降低了系统维护成本,有效地提高了应用软件的安全性,降低了开发成本。

一种DDR SDRAM控制器设计

在分析DDRSDRAM基本操作原理的基础上,提出了一个基于FPGA的DDRSDRAM控制器的设计,实现了DDRSDRAM读写时序控制,并给出实现结果。

一种嵌入式实时网络多媒体数据传输方法

为提高实时视频数据采集和传输的速率,以现场可编程门阵列(Filed Programmable Gate Array,FPGA)为核心处理器,以Verilog HDL描述电路功能实现对同步动态随机访问存储器(Synchronous Dynamic Random Access Memory,SDRAM)的高速访问,基于典型网络实时传输网络多媒体业务数据。新的视频数据高速实时传输方法充分利用FPGA并行处理的特点,提高视频数据采集和传输速率。实验结果证明了本文方法的有效性。

一种MRAM仿真系统的设计实现

计算机科学技术日新月异的发展,对存储器的集成度、读写速度、可靠性等方面提出了更高的要求.在这种形势下,一些传统存储器的缺陷逐步暴露出来,需要新一代存储器适应技术的发展和要求.与传统的存储器相比,磁阻式随机访问存储器(magnetic random access memory,MRAM)具有更好的性能,它同时具备静态随机访问存储器(static random access memory,SRAM)的高速读写性能、动态随机访问存储器(dynamic random access memory,DRAM)的高集成度与Flash存储器的非易失性等优点.为了研究MRAM用作主存时的各项性能,进一步探究MRAM作为DRAM主存替代品的可能性,根据MRAM的原理以及特点,设计并实现了一个MRAM仿真系统,由trace发生器、MRAM控制器和MRAM存储体3部分组成.MRAM仿真系统接收来自处理器(CPU)对主存的读写请求,并根据设计的地址映射算法,对请求进行调度,完成对MRAM存储器的读写请求.仿真结果表明,用MRAM做主存能够发挥出MRAM的优势,获得良好的请求响应时间、请求带宽等性能.

使用FPGA操作SDRAM的RTL级代码实现

介绍使用FPGA对SDRAM进行操作的方法,并使用VerilogHDL语言在硬件上实现了对SDRAM的读写。