二元BCH(15,5,7)捕错译码器的译码算法与设计

二元BCH码是一种纠错能力极强的好码,具有良好的代数结构和纠错能力,可以用循环移位寄存器来设计其编码器和译码器.对于BCH(15,5,7)的突发错误,本文采用捕错译码算法,设计了BCH(15,5,7)码的一种高效可行的译码器,其电路设计行之有效,纠错能力强,在通信系统中可以提高通讯数据传输的准确性,具有一定的现实意义和应用前景.

一种简化的多级译码方法

文中提出了一种简化的多级译码方法。这种译码方法能够在不损害编码系统传输性能的情况下有效地减少译码器的运算量，从而减少译码时延。

微型计算机存贮器译码片选的一种控制方法

介绍存贮器接口设计中译码片选法使用地址线的一种控制方法及其对应芯片的地址特点.

q元BCH码的无反演译码

为了提高q元BCH码的译码速度及减小译码器的逻辑复杂性,本文设法删除了译码过程中的二类反演,即迭代时求迭代差d_m之逆d_m^(-1)及从差错定位多项式σ(Z)获得的根求X_j^(-1)逆X_j,并把此无反演的译码法用于既纠差错又纠疑符时的情况,获得了新的快速译码法——算法Ⅳ。

复杂环境下串行通信软件抗干扰研究

从基本理论入手,介绍了串行通信的软件抗干扰原理。依据原理对算法实现进行了描述分析,详细介绍了组合同步码和多数判决译码法。并以一种基于蓝牙技术的频移键控(FSK)调制串行收发器件为例进行了实验验证,证明了本方案的有效性。

码率为2／3的大数逻辑可译二进制突发错误纠错码

采用构造码率为１／２的大数逻辑可译二进制突发错误纠错码的方法，提出了构造码率为２／３的（３ｍ，２ｍ）大数逻辑可译二进制突发错误纠错码，该码能够纠正所有长度小于等于ｂ（６＝［３（ｍ－１＋ｈ）／（１２＋ｈ）］，其中ｈ＝［（ｍ－１）１２／１２］）的闭环突发错误模式。

MCS-51单片机扩展系统编址问题探讨

针对众多MCS-51单片机初学者对其扩展系统的编址往往是一知半解的现实问题,以ROM或RAM的单独扩展以及ROM和RAM的综合扩展为例,全面揭示了线选法和译码法的编址过程和方法,并对比分析了两种编址方法的特点和应用场合,从而建议使用者应根据实际扩展系统的性能来选择其中的一种编址方法。

技术在线

Osman提问：8051单片机扩展存储器的方式有几种？每种扩展方式的效率如何？最大可扩展到多大的存储空间？请高手指点，多谢! 双色球回答： 一般有两种，即线选法和译码法。