图象帧存的计算机映射

本文论述了图象帧存的计算机映射技术。帧存作为计算机内存的一部分,计算机可对其进行直接或间接的访问。本文提出了帧存的可变多周期嵌套技术。

Z80微机的计数器和定时器电路在单片机系统中的应用

MCS—51单片机在行业中应用极为广泛,但其定时计数功能却较差,从而限制了它的应用。本文提出了一种将Z80—OTC应用于MOS—51单片机系统中接口电路的方法,并从理论和实践上证明了本方法的正确性。

一种可工作在66MHz环境下PCI core的研究

对PCI接口控制芯片和PCI总线信号和操作进行了介绍,详细分析了一种当今流行的PCIcore(PCI核心控制模块)结构设计。本文结合PCI总线的详细传输流程详细地分析了PCI从设备(PCISlave)控制模块的有限状态自动机。同时提出了利用FPGA实现该设计的测试方案。

一种适用于SOC的PCI接口与AMBA总线桥接的设计与实现

对PCI-AHB接口和PCI总线操作进行了介绍,详细分析了PCI—AHB桥接模块的结构设计。本文结合PCI总线以及AHB总线规范,详细地分析了PCI—AHB接口控制模块的有限状态自动机的设计。同时提出了利用FPGA实现该设计的测试方案。

一种时域搅乱加密装置的研制

本文根据话音波形时域保密的基本原理,利用国产中规模集成电路,介绍一种适合于数字信息传输过程中的加密装置。该装置的电路简单、容易制作、能解决数字通信中的一般安全保密问题。文中讨论了实现该装置的基本原理和方案设计并对电路作了分析和说明,给出了测试结果波形图。

以80286为CPU的存贮系统的设计

微型计算机的存贮系统的设计,主要从如何解决选择合适的存贮容量、根据存取速度如何选择适合要求的存贮芯片、如何将地址总线和数据总线及控制总线进行连接等三个基本问题着手。1.本文着重说明进行地址锁存的三种方法,根据80286主周期时序图给出读写周期中最大地址存取时间、最大译码时间、地址准备时间、数据准备/保持时间等,指出标准地址选通、特殊地址选通、交叉存取方法的各自特点。2.根据128KEPROM、256KSRAM的存贮容量的要求,给出以80286CPU 为核心的存贮系统示意图,给出需要产生一个等待周期的具体电路,分析各部分的主要作用。3.为了增大存贮容量、减低成本、提高存取速度,采用了具有刷新功能的 DRAM控制器。给出 MB1430控制器的基本功能、读写周期,刷新周期各信号间的时序关系。绘出使用80286为 CPU、DRAM 控制器为MB1430的共2M 字节 DRAM 的存贮系统结构示意图,通过时序图给出基本时钟、AS、MRDC、MWTC、ALE、CAS、RAS 信号之间的联系,指出设置开关 S1、S2、S3的作用。最后指出在处理80286电源、接地以及使用 MB1430、DRAM 时要注意的问题。

Microchip ATmega3208 AVR MCU开发方案

Microchip公司的ATmega3208/3209微处理器是采用AVR~?处理器的megaAVR~?0系列中一员,具有硬件乘法器,工作频率高达20MHz,提供各种闪存(高达48KB),SRAM(高达6KB)和256B EEPROM,以及采用28引脚,32引脚,40引脚或48引脚封装.闪存读写周期10000次,EEPROM 100,000次,55℃时数据保存期为40年.可配置定制逻辑(CCL)有多达四个可编查找边(LUT).器件还集成了带可选择基准输入的模拟比较器(AC),10比特150ksps ADC,5个可选择内部电压基准:0.55V,1.1V,1.5V,2.5V和4.3V,多达41个可编程I/O线,具有汽车应用的AEC-Q100规范.工作温度-40℃到+125℃:本文介绍了ATmega3208主要特性,框图以及开发板AVRBLE主要特性,电路图和PCB装配图.

FM22LD16：4M并行非易失性F-RAM存储器

Romtron推出采用精简的FBGA封装的4MF-RAM存储器FM22LD16。FM22LD16是一个容量为4M、3V工作电压的并行非易失性RAM，采用48脚球状矩阵排列（FBGA）封装，具有陕速存取、无限次读写周期和低功耗特性。

151-2主存访问控制器

一、主存访问控制器概貌151-2 机属151系列Ⅱ型机。字长:浮点 32位/64位。定点 24位。主频:2兆(可提高至2.5兆)运算速度:浮点长操作25～30万次/秒,浮点短操作60万次/秒。主存体模块化,采用151系列标准化磁心存贮体,每体容量3.2万字,字长32位(另加奇偶)。主存容量为6.5万字(2体),视用户要求可扩充至13万(4体)

151-2计算机的总体设计

本文叙述了151-2型机的设计思想,性能指标以及速度的估算与匹配的分析。最后特别着重指出了本机的特点。