基于0.13m标准逻辑工艺的1Mb阻变存储器设计与实现

采用了SMIC 0.13μm标准CMOS工艺设计并实现了一个1 Mb容量的基于1T1R结构的阻变存储器。描述了整个芯片的基本存储单元、存储器架构以及特殊的电路设计技术,包括优化的存储器架构、用于降低reset功耗的多电压字线驱动、使电阻分布更紧凑的斜坡脉冲写驱动以及可验证的读取参考系统。芯片实现了22F2的存储单元特征尺寸,小于30μA的reset电流和2个数量级的可擦写次数的提高。