基于改进型RBF神经网络的直接数字频率合成器设计

提出了一种基于改进型径向基函数(Radial basis function,RBF)神经网络的高性能直接数字频率合成器,相比于传统的直接数字频率合成器避免了相位截断误差并降低了资源消耗。为了进一步提高RBF神经网络的训练效率及稳定性,提出一种改进型的RBF神经网络训练算法。该算法在粗调阶段,利用K-means++算法快速确定初始激活函数中心,使激活函数中心分布更加合理;在细调阶段则采用L-BFGS-B算法,对粗调阶段得到的最佳中心进行精细调整,进一步降低输出误差。通用FPGA平台的实验结果表明,基于改进型RBF神经网络的直接数字频率合成器当输出时钟频率为1.53 MHz时,无杂散动态范围为85.26 dB,相位噪声为-90.50 dBc/Hz@100 kHz,且无需占用额外ROM资源。

基于FPGA实现直接数字频率合成脉冲线性调频信号

通过研究直接数字频率合成(DDS)技术的原理和电路结构,分析基于DDS技术合成脉冲线性调频信号(DDSLFM)的可行性,给出两种DDS相位地址信号产生电路的原理结构。在此基础上分析DDS-LFM系统参数的设置问题,利用FPGA设计实现DDS-LFM系统的硬件电路。最后利用Matlab仿真软件对该系统输出的波形数据进行频谱分析,给出了归一化的幅频特性曲线和时频特性曲线。

直接数字合成调频信号的研究

本文提出了直接数字合成调频信号的一种新方法 ,它采用两级相位累加器对波形存储器寻址的结构。在第一级寻址结构中产生的调制信号幅度序列和载波频率值在加法器中相加 ,并将相加的结果作为第二级相位累加器的频率控制字 ;再将第二级寻址结构中产生的调频信号序列通过数字—模拟转换器和低通滤波器 ,就实现了调频信号的直接数字合成。仿真结果表明本文提出的直接数字合成调频信号的方法是可行的。采用该方法合成调频信号具有硬件电路简单 ,中心频率稳定度高 ,频率偏移大等优点。

基于改进CORDIC算法实现高速直接数字频率合成器

设计实现了一种高速直接数字频率合成器。利用混合CORDIC算法的思想,用混合角度集代替传统正切角度集,并讨论了在二进制格式下的中间值,采用改进的混合差分CORDIC算法实现了相位幅度的转换。在确保算法的迭代精度和收敛区间的前提下,避免了传统算法中旋转方向依赖于上一次迭代的现象,提高了数据的吞吐量;同时消除了常用冗余算法引进额外电路的情况。分析了采用CORDIC算法所带来的误差,综合考虑精度和电路复杂度,确定字长和迭代次数获得14位的输出有效位。经0.18μm6M2P CMOS工艺流片,在1GHz的工作频率下,输出信号在98.6MHz处,SFDR为68.39dB,整个芯片面积为4.19mm×3.17mm。

基于改进混合式CORDIC算法的直接数字频率合成器设计

提出一种新的面积优化的直接数字频率合成器设计方案.采用改进混合式CORDIC算法,通过削减旋转相位判断电路和乘法单元,改进和调整相位旋转误差,并利用简单的移位和加/减电路完成复杂的幅度修正,降低了电路复杂度,缩减了电路规模.结构上采用流水线式多级循环迭代技术,实现移位和加/减电路的高度复用.实验结果表明本方法输出频谱杂散小于-70dB,并在运算速度和资源利用率上具有一定的优势.该设计已成功用于宽带网络SoC芯片的频率调制模块.

基于FPGA的直接数字频率合成器的设计

本文介绍了直接数字频率合成器(DDS)的基本组成及设计原理,给出了基于FPGA的具体设计方案及编程实现方法。仿真结果表明,该设计简单合理,使用灵活方便,具有良好的性价比。

相位舍位对直接数字频率合成杂散特性的影响

现代通信系统对频率合成源的技术指标提出了越来越高的要求 ,如相位噪声和杂散抑制等。由于相位舍位会导致直接数字频率合成器 (DDS)的输出产生杂散 ,使其频谱特性恶化。用傅里叶变换方法对在相位舍位情况下的DDS输出频谱的杂散特性进行了理论分析 ,分析结果与实验结果相吻合。

用于核磁共振的直接数字合成频率源

直接数字频率源的使用可以简化核磁共振谱仪的设计 ,降低核磁共振谱仪设计的成本 .文中介绍一种采用AnalogDevice公司的AD 70 0 8芯片设计的基于PC机的直接数字合成频率源 ,它可实现频率和相位的高速切换 ,频率分辨率为 0 .0 1Hz,相位分辨率为 0 .0 9°,最后给出核磁共振实验结果 .

单片直接数字频率合成器产品发展综述

综合论述了单片直接数字频率合成器(DDS)产品的现状、应用范围以及发展趋势。以目前国际上单片DDS产品公开发布的产品介绍资料为基础,根据DDS产品的性能和功能进行统计和分析,得到关于DDS产品的一些有用的结论。以DDS的不同功能特点为依据,分别介绍了其在不同领域的应用情况,最后给出单片DDS产品的发展趋势预测。

基于DSP的直接数字频率合成器的研究和实现

作为微机继电保护测试仪核心部件之一,数字信号发生器的品质直接影响测试系统的整体性能。本文介绍了基于的高性能DSP芯片TMS320F2812实现直接数字频率合成器的工作原理、设计思想和软硬件结构;并提出一种优化的DDS实现方法,通过试验证明可进一步提高数字信号发生器的实时性与稳定性。该系统在一种新型微机继电保护测试仪中得到应用;实际应用表明:该类型测试仪可完成各类型的继保测试实验。

直接数字频率合成器中的相位噪声分析

相位噪声和杂散性能是制约直接数字频率合成器（ＤＤＳ）用于高稳定频率源的关键指标。文中给出了一种全新思维，定量分析了ＤＤＳ中由相位截断引起的杂散谱及由相位截断、ＲＯＭ存储器有限字长和ＤＡＣ性能对其相位噪声性能的影响。

直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换,文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途,作者从DDS的一般结构和CORDIC算法的基本原理出发,深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。

基于直接数字合成技术的多普勒频率模拟方法

提出了一种用于机载导航雷达接收机测试的多普勒频率模拟方法。该方法利用直接数字合成技术,产生与雷达中频实时相参、多普勒频率灵活可调的目标回波信号,多普勒频率调节步进可达1Hz。利用该方法设计的多普勒雷达信号模拟器已经实际用于某导航雷达接收机的测试。

基于直接数字频率合成器的新型微波成像系统

研究并实现了一种Ku频段的相控阵被动微波成像系统.该系统使用直接数字频率合成器(Direct Digital Synthesizer,DDS)进行上变频后作为射频通道的本振信号,通过DDS作为等效移相单元来实现相控阵成像系统的移相.对比传统使用数字移相器方案,该成像方案可以对视场内的景物进行几乎连续的高密度电扫描,具有扫描时间短、移相精度高、扫描像素高等优点.系统的实测成像结果表明:基于DDS的相控阵微波成像方案具有成像质量高、成像速度快、系统成本较低等优势,是一种有着良好研究前景的新型微波与毫米波成像技术.

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件(ACEXEP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。

基于FPGA的直接数字频率合成器设计与实现

介绍了直接数字频率合成器的基本组成及设计原理 ,并对各组成部分进行了理论分析 ,给出了基于FPGA的具体设计方案及实现方法。仿真结果表明 ,该设计简单合理 ,使用灵活方便 ,具有良好的性价比 ,可应用于各种数字接收系统。

基于直接数字频率合成技术的脑循环功能治疗仪

电刺激小脑顶核 (Fastigial nucleus,FN)可以增加局部脑血流量 (Regional cerebral blood flow) ,缩小梗塞体积 ,提示对脑缺血可能有益。基于直接数字频率合成技术的脑循环功能治疗仪应用国际国内最新科研成果 ,采用直接数字频率合成技术 ,实现安全、有效的治疗 ,通过粘贴于体表的电极 ,无创引入小脑顶核 (FN) ,从而改善脑供血状态和神经传导失调失络症状 ,增加大脑血流量 ,减少半影区坏死神经元数目 ,减轻脑水肿 ,最终达到改善脑循环功能的作用。

采用直接数字频率合成器混频信号的高频功率源设计

提取直接数字频率合成器芯片AD9850输出的混频信号作为系统的频率源,介绍了高频功率源的结构和原理。系统的工作频率范围为(96±1)MHz,最大输出功率为10 kW。驱动级采用MOSFET晶体管功率放大模块,末级采用高频真空四极管4CW10000B。四极管采用阴地电路,工作在甲乙类。高频功率源采用压控可变衰减器进行幅度调制,为满足系统的频率和幅值稳定度要求,功率源采用带温度补偿的晶体振荡器,并让四极管工作在过压状态。在应用Ziegler-Nichols法整定控制器的PID参数时,为实现控制系统的在线自整定,系统采用了继电反馈法,由极限周期和增益得出PID参数。

一种高速低功耗直接数字频率合成器的设计与实现

根据直接数字频率综合(DDS)的原理,采用各种优化技术,设计了一种高速低功耗直接数字频率合成器。详细介绍了电路结构及优化方法。电路采用Xilinx公司的Virtex器件实现,取得了较好的整体性能。

基于Parallel_CORDIC的高精度高速度直接数字频率合成器的FPGA实现

本文提出了一种直接数字频率合成器(DDFS)的设计,以Parallel_CORDIC(COrdinate Rotation Digital Computer)算法模块替代传统的查找表方式,实现了相位与幅度的一一对应,输出相位完全正交的正余弦波形;同时应用旋转角度预测及4:2的进位保存加法器(CSA)技术,将速度比传统CORDIC算法提高41.7%,精度提高到10-4.最后以Xilinx的FPGA硬件实现整个设计.