本文提出了一种在线表征负偏压温度不稳定性(NBTI,negative bias temperature insta-bility)退化的方法--直接隧道栅电流表征法(DTGCM,DT Gate Current Method)。用这种方法可以得到NBTI应力诱生在超薄栅氧化层中的缺陷密度(包括氧化层...本文提出了一种在线表征负偏压温度不稳定性(NBTI,negative bias temperature insta-bility)退化的方法--直接隧道栅电流表征法(DTGCM,DT Gate Current Method)。用这种方法可以得到NBTI应力诱生在超薄栅氧化层中的缺陷密度(包括氧化层体陷阱密度和界面态密度),并得到PMOSFET器件阈值电压的漂移(ΔVth)信息。这种方法可以有效避免NBTI恢复效应的影响。展开更多
纳米工艺水平下,负偏置温度不稳定性(negative bias temperature instability,NBTI)成为影响集成电路可靠性的关键性因素。NBTI效应会导致晶体管阈值电压增加,老化加剧,最终导致电路时序违规。为了缓解电路的NBTI效应,引入考虑门的时延...纳米工艺水平下,负偏置温度不稳定性(negative bias temperature instability,NBTI)成为影响集成电路可靠性的关键性因素。NBTI效应会导致晶体管阈值电压增加,老化加剧,最终导致电路时序违规。为了缓解电路的NBTI效应,引入考虑门的时延关键性的权值识别关键门,通过比较关键门的不同扇入门替换后的时延增量,得到引入额外时延相对较小的双输入的需要替换的门,最后进行门替换。对基于45 nm晶体管工艺的ISCAS85基准电路实验结果显示,在电路时序余量为5%时,应用本文改进的门替换方法电路时延改善率为41.23%,而面积增加率和门替换率分别为3.17%和8.99%,明显优于传统门替换方法。展开更多
研究了P型MOSFET的NBTI效应退化机理,以及栅氧化层电场和沟道载流子浓度对NBTI效应的影响.首先,通过电荷泵实验对NBTI应力带来的p M OSFET的界面损伤进行了测试,并利用TCAD仿真软件对测试结果进行分析,结果表明该器件的NBTI退化主要由...研究了P型MOSFET的NBTI效应退化机理,以及栅氧化层电场和沟道载流子浓度对NBTI效应的影响.首先,通过电荷泵实验对NBTI应力带来的p M OSFET的界面损伤进行了测试,并利用TCAD仿真软件对测试结果进行分析,结果表明该器件的NBTI退化主要由其沟道区的界面态产生引起,而电荷注入的影响相对可以忽略.然后,通过施加衬底偏置电压的方法实现了增加器件栅氧化层电场但保持沟道载流子浓度不变的效果,进而研究了栅氧化层电场和沟道载流子浓度2个内在因素分别对NBTI退化的影响.最后,通过对比不同栅极电压和不同衬底偏置电压条件下器件的2个内在影响因素变化与NBTI退化的关系,证明了p MOSFET的NBTI效应主要由器件的栅氧化层电场决定,沟道载流子浓度对器件NBTI效应的影响可以忽略.展开更多
针对传统反应扩散(reaction-diffusion,R-D)机制不适合纳米互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)集成电路正偏置温度不稳定性(positive bias temperature instability,PBTI)老化效应分析的问题,文章采...针对传统反应扩散(reaction-diffusion,R-D)机制不适合纳米互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)集成电路正偏置温度不稳定性(positive bias temperature instability,PBTI)老化效应分析的问题,文章采用电荷俘获-释放(trapping-detrapping,T-D)机制,结合线性分析和数据拟合方法,建立了N型金属氧化物半导体(negative channel metal oxide semiconductor,NMOS)管PBTI效应引起的基本逻辑门单元的时延退化预测模型。仿真实验结果表明,采用该模型的电路PBTI老化预测结果与HSpice软件仿真得到的时延预测结果相比,平均误差为2%;关键路径时序余量评估实验表明,与基于R-D机制的老化时延模型相比,在相同的电路生命周期要求下,该模型需要的时序余量更小。展开更多
当前纳米互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)集成电路设计中,利用电源门控(power gating,PG)技术来降低静态功耗已成为一种趋势。随着集成电路工艺尺寸的不断缩小,负偏置温度不稳定性(negative bias t...当前纳米互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)集成电路设计中,利用电源门控(power gating,PG)技术来降低静态功耗已成为一种趋势。随着集成电路工艺尺寸的不断缩小,负偏置温度不稳定性(negative bias temperature instability,NBTI)带来的电路老化问题越来越严重。当Header型PG电路处于正常工作模式时,休眠管(sleep transistor,ST)会受到NBTI老化效应的影响,导致PG电路的性能损失加重。文章通过对PG电路的NBTI老化特性分析,提出了考虑NBTI的PG电路性能损失模型;利用PG电路的NBTI老化特性将ST进行分组,并通过间断接通ST,等效于动态调节ST的尺寸或导通电阻,来减小由ST老化引起的PG电路性能损失。结果表明,动态ST尺寸方法与传统ST尺寸方法相比,可以使PG电路的使用寿命提高30%左右,并且提出的模型与HSPICE仿真结果所得到的趋势相吻合。展开更多
文摘本文提出了一种在线表征负偏压温度不稳定性(NBTI,negative bias temperature insta-bility)退化的方法--直接隧道栅电流表征法(DTGCM,DT Gate Current Method)。用这种方法可以得到NBTI应力诱生在超薄栅氧化层中的缺陷密度(包括氧化层体陷阱密度和界面态密度),并得到PMOSFET器件阈值电压的漂移(ΔVth)信息。这种方法可以有效避免NBTI恢复效应的影响。
文摘纳米工艺水平下,负偏置温度不稳定性(negative bias temperature instability,NBTI)成为影响集成电路可靠性的关键性因素。NBTI效应会导致晶体管阈值电压增加,老化加剧,最终导致电路时序违规。为了缓解电路的NBTI效应,引入考虑门的时延关键性的权值识别关键门,通过比较关键门的不同扇入门替换后的时延增量,得到引入额外时延相对较小的双输入的需要替换的门,最后进行门替换。对基于45 nm晶体管工艺的ISCAS85基准电路实验结果显示,在电路时序余量为5%时,应用本文改进的门替换方法电路时延改善率为41.23%,而面积增加率和门替换率分别为3.17%和8.99%,明显优于传统门替换方法。
文摘研究了P型MOSFET的NBTI效应退化机理,以及栅氧化层电场和沟道载流子浓度对NBTI效应的影响.首先,通过电荷泵实验对NBTI应力带来的p M OSFET的界面损伤进行了测试,并利用TCAD仿真软件对测试结果进行分析,结果表明该器件的NBTI退化主要由其沟道区的界面态产生引起,而电荷注入的影响相对可以忽略.然后,通过施加衬底偏置电压的方法实现了增加器件栅氧化层电场但保持沟道载流子浓度不变的效果,进而研究了栅氧化层电场和沟道载流子浓度2个内在因素分别对NBTI退化的影响.最后,通过对比不同栅极电压和不同衬底偏置电压条件下器件的2个内在影响因素变化与NBTI退化的关系,证明了p MOSFET的NBTI效应主要由器件的栅氧化层电场决定,沟道载流子浓度对器件NBTI效应的影响可以忽略.
文摘针对传统反应扩散(reaction-diffusion,R-D)机制不适合纳米互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)集成电路正偏置温度不稳定性(positive bias temperature instability,PBTI)老化效应分析的问题,文章采用电荷俘获-释放(trapping-detrapping,T-D)机制,结合线性分析和数据拟合方法,建立了N型金属氧化物半导体(negative channel metal oxide semiconductor,NMOS)管PBTI效应引起的基本逻辑门单元的时延退化预测模型。仿真实验结果表明,采用该模型的电路PBTI老化预测结果与HSpice软件仿真得到的时延预测结果相比,平均误差为2%;关键路径时序余量评估实验表明,与基于R-D机制的老化时延模型相比,在相同的电路生命周期要求下,该模型需要的时序余量更小。
文摘当前纳米互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)集成电路设计中,利用电源门控(power gating,PG)技术来降低静态功耗已成为一种趋势。随着集成电路工艺尺寸的不断缩小,负偏置温度不稳定性(negative bias temperature instability,NBTI)带来的电路老化问题越来越严重。当Header型PG电路处于正常工作模式时,休眠管(sleep transistor,ST)会受到NBTI老化效应的影响,导致PG电路的性能损失加重。文章通过对PG电路的NBTI老化特性分析,提出了考虑NBTI的PG电路性能损失模型;利用PG电路的NBTI老化特性将ST进行分组,并通过间断接通ST,等效于动态调节ST的尺寸或导通电阻,来减小由ST老化引起的PG电路性能损失。结果表明,动态ST尺寸方法与传统ST尺寸方法相比,可以使PG电路的使用寿命提高30%左右,并且提出的模型与HSPICE仿真结果所得到的趋势相吻合。
