基于多重触发和负延迟的炮口冲击波存储测试

针对目前炮口冲击波超压测试效率低的问题,提出基于多重触发和负延迟技术的炮口冲击波存储测试方法。该方法主要由模数转换模块、现场可编程门阵列（FPGA）、闪存模块和无线控制台构成,数据存储容量可达20 MB,重触发次数可编程最多为10次,6个内触发电平阈值可设置,数据读取长度在1~20 MB内可选择。仿真和试验结果表明该方法大大减小了试验操作的工作量,提高了炮口冲击波测试效率,弥补了传统冲击波存储测试方法的缺点,同时此方法具有稳定可靠、操作简单、适用性强、采集数据完整等特点,具有良好的应用前景。

具有负延迟的分区域数据存储方法

针对随机相似过程的测试中,采用连续采样模式存在大量冗余数据存储和系统存储容量不足的矛盾所导致有效数据无法完整存储的问题,提出了具有负延迟的分区域数据存储的方法。这种方法通过负延迟和存储器分区技术及方法实现了对触发前后的有效数据的存储和两个过程之间无效数据的不存储。对比与实验表明,对相同过程的测试,本方法与连续采样相比具有冗余数据少,存储容量利用率高的特点,为有效解决大量数据与存储器有限的矛盾提供了依据与方法。

数字存储示波器的负延迟功能

文章介绍了数字存储示波器具有负迟功能的原理，并以GDS—1000A-U型数字存储示波器为例介绍了正、负延迟时间的设置方法。

基于负延迟技术的引信电池测试系统

研究一种定容量循环存储的方法实现对引信电池工作时电压及噪声的监控。由于存储空间有限,采用负延迟触发的方法对每片FLASH设计了4 MB的循环采样空间,能够记录触发前4 MB的数据,触发后顺序记录50MB的数据;采用两片FLASH交替工作的方式,避免了命令与数据编程在时间上的冲突。该方法合理地利用了存储空间,有效记录触发前的信息,保证了数据的可靠性和正确性。

一种含负延迟的数据采集系统设计

一种数据采集系统将外部送入的模拟信号，经过ADC转换为数字信号写入存储器中，根据不同的地址配置参数，生成相应的写地址和读地址，从而使存入存储器中的数据具备一定的结构，并且按照一定的顿序读出。该系统的主要特点是采集存储的数据中包含负延迟数据，并且采集方式可以配置为不同次数的多次触发模式。主要结构包括ADC、采集策略、地址发生器和存储器。

相控阵中基于负群延迟网络的实时延迟线设计

本文设计了一种基于负群延迟网络的实时延迟线。采用放大器与传输型负群延迟网络的级联结构,消除了串联馈电传输线的损耗和实时延迟,实现了在一定频段内的零损耗和零延迟。设计的实时延迟线工作频段为1~1.5 GHz,延迟约为0 ns,具有3 dB增益用于补偿功分损失,在工作频段内相移基本保持0°,最大波动角度约为3°。此实时延迟线可以应用于串联馈电方式的相控阵,从而使得信号能够同时到达天线单元,减少天线阵的波束倾斜问题,消除孔径效应,增大工作带宽。

引信电源性能测量电路设计

介绍了一种存储测试系统,该系统可以对处于高冲击和高速旋转恶劣环境中的引信电源的一些重要参数进行测量。电路采用单片机和CPLD联合控制的方法,充分利用了CPLD的高速和MCU控制灵活的特点,实现了数据采集和Flash存储器的读、写、擦除操作,以及与上位机通信的控制,从而实现微体积、微功耗、大容量的存储测试系统设计。分析了在闪存中构造负延迟存储空间的方法,以及AD校准的方法。整个系统经过实测在恶劣的环境中能够稳定的工作,达到了设计的目的,系统同样可以用于测试一般的化学电池。

基于存储测试的爆炸振动测量系统的设计与实现

针对有线测试系统在爆炸振动加速度测试中存在的问题,提出一种具有负延迟功能的存储测试方案。它由传感器、模拟适配电路、A/D变换器、控制电路、接口和电池等组成,存储装置由CPLD和单片机共同控制,使用负延迟功能实现对振动信号的高速完整存储。该系统具有体积小、功耗低及抗冲击性好,适合于恶劣环境下的振动信号数据采集、存储。最后,通过实验室校准实现测试仪的标定。

新型双环路电流型压控振荡器

基于电流环振结构 ,同时应用了负延迟前接机制 ,实现了一种新型的双环路电流型压控振荡器结构 ,不仅提高了压控振荡器的振荡频率 ,而且也优化了噪声特性 .设计采用 1.2μm上海贝岭 Bsim CMOS工艺参数 ,利用 Ca-dence Spectre工具仿真 .仿真结果表明 ,新结构与其他结构相比在频率特性上有近 2 0 0 MHz的提高 ,噪声特性方面则有明显改进 ,偏移中心频率 10 0 k Hz处的相位噪声为 - 75 dbc/

在高速数据采集系统中用DRAM实现海量缓存

介绍了一个多通道高速数据采集系统的实现，主要讨论了该系统的硬件结构和采用ＤＲＡＭ实现海量缓存，提高负延时深度的方法。

基于USB3.0接口的高速数据传输系统设计

针对目前存储测试系统中存有的数据传输慢,经常出现错误的显著问题,设计基于USB 3.0接口的高速数据传输系统。该设计以FPGA作为主控芯片,采用负延迟与乒乓缓存的方式将A/D转换的数据高速缓存到DDR2 SDRAM中。设计了GPIFⅡ通用可编程接口和手动DMA通道,实现了USB 3.0同步从FIFO模式的高速数据传输。系统分析测试和实验结果表明,该系统实现了数据的高速可靠传输,能有效解决大容量数据采集后的数据高速传输问题。

引信加速度信号测试仪设计

为了准确获得引信在弹丸运动各个阶段的加速度信号,设计了一种可置于弹丸引信处的加速度测试仪,使用单片机和CPLD作为控制器,基于乒乓存储原理和负延迟理论,使得测试仪性能得到很大提高。通过靶场实验实测数据表明,测试仪能够成功获取引信发射及飞行过程的三轴加速度曲线,对于引信、弹丸和火炮的设计和研究具有重要意义。

舰艇电气设备中簧片式触点开关冲击响应分析

簧片式触点开关广泛应用于舰艇的电气设备中。舰艇受到爆炸冲击时,簧片式触点开关易发生断路或簧片产生塑性变形,影响设备的可靠性,危害舰艇的安全。为了校核簧片式触点开关的抗冲击能力,首先对处于闭合状态的簧片式触点开关进行接触模态分析,然后对其施加多种典型冲击载荷并采用Bathe复合积分法开展计算,最后通过提取动、静触头之间的接触力来判断簧片式触点开关是否发生断路,同时观察簧片根部在冲击载荷下是否发生塑性变形。研究发现:动、静触头之间的接触力在冲击载荷作用时波动剧烈,而在自由振动时则呈现出明显的周期性,且振动频率接近一阶固有频率;在幅值相同的情况下,高频冲击载荷更容易诱发剧烈的接触颤振而断路,低频冲击载荷会使簧片根部的应力较大而塑性变形。讨论了负波延迟对冲击响应的影响,提出了改善簧片式触点开关抗冲击能力的措施。

基于复杂可编程逻辑器件(CPLD)的120MHz高速A/D采集卡的设计

介绍了一种基于复杂可编程逻辑器件(CPLD)的120MHz高速A/D采集卡的设计方法。给出了这种采集卡的硬件原理电路和主要的软件设计思路。采用该设计方法设计的数据采集卡具有包括负延迟触发等多种触发方式,具有体积小 ,工作可靠 。

Fuze batterytest system based on negative delay

The paper studies a cycle storage system with fixed capacity to monitor fuze battery＇s working voltage and noise,solving the problems of small capacity and low sample frequency.A 4 MB cycle sampling space is designed by adopting the negative delay technology,which implements the function of recording 4 MB data before triggered and then sequentially recording 50 MB data to ensure that the host computer recovers the voltage and noise data correctly and effectively.Two pieces of Flash work alternately to avoid the time conflict between commands programming and data writing.This method can make efficient use of storage space,recording the information before triggered,therefore it ensures the reliability and validity of the measured data.

基于DGS的EMC高频共模噪声滤波

共模噪声对信号完整性(SI)和电源完整性(PI)性能的影响日益严重,且随数据传输速度的不断提高而引起严重的电磁干扰(EMI)问题。在传统滤波方法逐渐失效甚至无法解决问题的情况下,研究人员基于人工材料的基础理论提出了缺陷地结构(DGS)的新型设计,其独特的电磁特性能够有效抑制高频共模噪声。文章通过对几种DGS共模滤波器的设计和研究,介绍和讨论了这种滤波技术的特点。为了有效分析其在工作频段的插入损耗,阐述了该类滤波器的基本原理和等效电路建模方法 ,并对该类滤波器的另一个重要特征——负群延迟(NGD)及其对SI和EMI的改善首次进行了探讨。