提出了利用坐标旋转数字计算(coordinate rotation digital computer,CORDIC)算法进行角度解码的方法。利用流水线的思想实现了高速CORDIC算法,并利用仿真数据说明了用软件的方法可以降低在过零点采样引入的误差。编制了用于联合仿真的...提出了利用坐标旋转数字计算(coordinate rotation digital computer,CORDIC)算法进行角度解码的方法。利用流水线的思想实现了高速CORDIC算法,并利用仿真数据说明了用软件的方法可以降低在过零点采样引入的误差。编制了用于联合仿真的图形操作界面,便于仿真操作。综合的结果表明CORDIC算法的实现只消耗很少的逻辑资源,在一般的FPGA(现场可编程门阵列)器件中就能实现。仿真结果表明算法的最大角度解码误差为0.013 5°,具有较高的精度。展开更多
针对真实通信场景下的信道衰落孪生技术存在硬件成本高、实时性差的问题,基于贪婪坐标旋转数字计算(Coordinate rotation digital computer,CORDIC)算法及调频谐波叠加模型,给出了非平稳信道复合衰落序列的硬件模拟方案,在现场可编程门...针对真实通信场景下的信道衰落孪生技术存在硬件成本高、实时性差的问题,基于贪婪坐标旋转数字计算(Coordinate rotation digital computer,CORDIC)算法及调频谐波叠加模型,给出了非平稳信道复合衰落序列的硬件模拟方案,在现场可编程门阵列(Field programmable gate array,FPGA)平台实现了大规模复指数实时计算。通过引入域折叠技术、贪婪角度记录单元和并行流水线结构,可减少硬件资源的使用,提高系统的实时性。此外,采用基于时分复用的多速率分级结构,进一步优化硬件资源。与传统查找表(Look up table,LUT)方法相比,本文方案消耗的硬件资源从17.89%减少到6.71%,与经典CORDIC算法相比,硬件延迟减少65.625%。硬件实测结果表明,输出信道统计特性的概率密度函数与理论值一致。展开更多
针对传统串行坐标旋转数字计算方法(CORDIC)耗时且占用较多资源的缺点,提出了一种旋转模式下CORDIC算法的新型改进算法,该改进算法可用来代替直接数字频率合成器(DDS)查找表进行正余弦的计算。通过采用贪婪算法实现对CORDIC旋转方向与...针对传统串行坐标旋转数字计算方法(CORDIC)耗时且占用较多资源的缺点,提出了一种旋转模式下CORDIC算法的新型改进算法,该改进算法可用来代替直接数字频率合成器(DDS)查找表进行正余弦的计算。通过采用贪婪算法实现对CORDIC旋转方向与旋转角度的优化,从而可以达到串行转并行和减少迭代次数、节约资源的目的。该算法可以应用于三角函数的复杂函数的硬件实现中。仿真结果表明,在迭代次数相同的情况下,改进算法较传统算法可以获得更高的精度。最后,在Xilinx FPGA的Spartan-3E芯片上实现了改进的CORDIC结构。与传统CORDIC算法相比,在运算精度为10-5时,可以节省Slices、LUTs(Look Up Tables)资源分别为28%和25%。展开更多
针对数字通信信号的信噪比盲估计问题,提出了一种基于子空间理论的盲信噪比估计方法。该方法首先根据信号自相关序列构建特定维数的信号自相关矩阵,并根据实际工程应用需求,利用坐标旋转数字计算(Coordinate rotation digital computer,...针对数字通信信号的信噪比盲估计问题,提出了一种基于子空间理论的盲信噪比估计方法。该方法首先根据信号自相关序列构建特定维数的信号自相关矩阵,并根据实际工程应用需求,利用坐标旋转数字计算(Coordinate rotation digital computer,CORDIC)算法实现Jacobi旋转来完成自相关矩阵的特征值分解,避免了实际实现时对硬件乘法器的调用。并以6种常用的数字通信信号为例,在加性高斯白噪声(AWGN)信道条件下,实际信噪比在-10~30dB范围内时对其信噪比估计性能进行仿真分析。仿真表明,当实际信噪比为-5~22dB时,信噪比估计标准偏差小于0.5dB,且提出的信噪比估计器具有渐近无偏特性,证明了该方法是一种进行盲信噪比估计的有效方法。展开更多
传统流水线结构的坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)算法的迭代周期固定,在实现反正切函数运算时存在硬件资源消耗过多、输出时延较长等问题,提出一种基于查找表的改进的CORDIC算法。该方法不仅通过缩减...传统流水线结构的坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)算法的迭代周期固定,在实现反正切函数运算时存在硬件资源消耗过多、输出时延较长等问题,提出一种基于查找表的改进的CORDIC算法。该方法不仅通过缩减有效数据位宽、合并迭代等手段节省了剩余角度Z路径的计算量,而且还消除了的增益因子的影响,有效的减小了硬件资源消耗及电路面积。分别使用matlab以及XILINX ISE进行理论建模分析仿真以及实际验证,结果表明:改进CORDIC算法在保证输出精度前提下,电路工作速度有一定提高,输出时延也有所减少,寄存器消耗节省50.6%,有效的降低了硬件资源消耗,适合实时性强、硬件资源有限的现代通信应用场合。展开更多
针对多通道通信雷达系统中下变频器件功能单一及幅相校准电路实现复杂的问题,采用多模式全流水线坐标旋转数字计算机设计了一种改进的全数字下变频电路。改进的设计在输入端利用其旋转模式实现数字下变频功能,在基带端利用其向量模式计...针对多通道通信雷达系统中下变频器件功能单一及幅相校准电路实现复杂的问题,采用多模式全流水线坐标旋转数字计算机设计了一种改进的全数字下变频电路。改进的设计在输入端利用其旋转模式实现数字下变频功能,在基带端利用其向量模式计算通道幅相误差并形成反馈补偿,具有精简的硬件系统结构。闭环实验结果表面,系统自校准后的基带幅度误差控制在0.08 d B内,相位误差控制在0.15°内,进一步验证了提出方法的可行性和正确性。展开更多
开平方运算广泛应用于数值分析、调制解调、图像处理等领域,而应用坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)进行平方根运算是一种新应用.基本CORDIC算法精度必须用迭代次数作保证,而较多的迭代次数会导致时延过...开平方运算广泛应用于数值分析、调制解调、图像处理等领域,而应用坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)进行平方根运算是一种新应用.基本CORDIC算法精度必须用迭代次数作保证,而较多的迭代次数会导致时延过大等问题,通过运用建立查找表、单向旋转、合并迭代和免除补偿因子等手段,提出一种能够免去大部分迭代运算的改进CORDIC算法用于平方根计算.相较于基本算法计算平方根,该改进算法使用了一半的时钟周期便能得到输出结果,大大减少了输出时延,而且可以达到较高的计算精度,更加适合实时性要求高的应用场合.展开更多
文摘提出基于三步旋转机制的高精度低时延坐标旋转数字计算机(CORDIC)算法.该算法通过对输入角度进行二极化重编码来免除剩余旋转角度的运算,利用三步旋转机制对迭代次数进行压缩,结合合并迭代技术进一步减少迭代次数,降低输出时延.以16位输出位宽为例,对三步旋转CORDIC算法和流水线迭代式算法进行实现,仿真结果表明:三步旋转CORDIC算法与流水线迭代式算法相比,改善了输出精度,输入到输出的时延降低了75%,硬件开销下降了29.2%.基于三步旋转CORDIC算法,实现了相位累加器位宽为24的直接数字频率综合器(DDFS);使用加法树结构对多输入加法器进行优化,以提高电路工作频率.仿真结果表明,该算法的最大幅度误差为8.24×10^-6,输出时延为38.5 ns.
文摘提出了利用坐标旋转数字计算(coordinate rotation digital computer,CORDIC)算法进行角度解码的方法。利用流水线的思想实现了高速CORDIC算法,并利用仿真数据说明了用软件的方法可以降低在过零点采样引入的误差。编制了用于联合仿真的图形操作界面,便于仿真操作。综合的结果表明CORDIC算法的实现只消耗很少的逻辑资源,在一般的FPGA(现场可编程门阵列)器件中就能实现。仿真结果表明算法的最大角度解码误差为0.013 5°,具有较高的精度。
文摘针对真实通信场景下的信道衰落孪生技术存在硬件成本高、实时性差的问题,基于贪婪坐标旋转数字计算(Coordinate rotation digital computer,CORDIC)算法及调频谐波叠加模型,给出了非平稳信道复合衰落序列的硬件模拟方案,在现场可编程门阵列(Field programmable gate array,FPGA)平台实现了大规模复指数实时计算。通过引入域折叠技术、贪婪角度记录单元和并行流水线结构,可减少硬件资源的使用,提高系统的实时性。此外,采用基于时分复用的多速率分级结构,进一步优化硬件资源。与传统查找表(Look up table,LUT)方法相比,本文方案消耗的硬件资源从17.89%减少到6.71%,与经典CORDIC算法相比,硬件延迟减少65.625%。硬件实测结果表明,输出信道统计特性的概率密度函数与理论值一致。
文摘针对传统串行坐标旋转数字计算方法(CORDIC)耗时且占用较多资源的缺点,提出了一种旋转模式下CORDIC算法的新型改进算法,该改进算法可用来代替直接数字频率合成器(DDS)查找表进行正余弦的计算。通过采用贪婪算法实现对CORDIC旋转方向与旋转角度的优化,从而可以达到串行转并行和减少迭代次数、节约资源的目的。该算法可以应用于三角函数的复杂函数的硬件实现中。仿真结果表明,在迭代次数相同的情况下,改进算法较传统算法可以获得更高的精度。最后,在Xilinx FPGA的Spartan-3E芯片上实现了改进的CORDIC结构。与传统CORDIC算法相比,在运算精度为10-5时,可以节省Slices、LUTs(Look Up Tables)资源分别为28%和25%。
文摘针对数字通信信号的信噪比盲估计问题,提出了一种基于子空间理论的盲信噪比估计方法。该方法首先根据信号自相关序列构建特定维数的信号自相关矩阵,并根据实际工程应用需求,利用坐标旋转数字计算(Coordinate rotation digital computer,CORDIC)算法实现Jacobi旋转来完成自相关矩阵的特征值分解,避免了实际实现时对硬件乘法器的调用。并以6种常用的数字通信信号为例,在加性高斯白噪声(AWGN)信道条件下,实际信噪比在-10~30dB范围内时对其信噪比估计性能进行仿真分析。仿真表明,当实际信噪比为-5~22dB时,信噪比估计标准偏差小于0.5dB,且提出的信噪比估计器具有渐近无偏特性,证明了该方法是一种进行盲信噪比估计的有效方法。
文摘传统流水线结构的坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)算法的迭代周期固定,在实现反正切函数运算时存在硬件资源消耗过多、输出时延较长等问题,提出一种基于查找表的改进的CORDIC算法。该方法不仅通过缩减有效数据位宽、合并迭代等手段节省了剩余角度Z路径的计算量,而且还消除了的增益因子的影响,有效的减小了硬件资源消耗及电路面积。分别使用matlab以及XILINX ISE进行理论建模分析仿真以及实际验证,结果表明:改进CORDIC算法在保证输出精度前提下,电路工作速度有一定提高,输出时延也有所减少,寄存器消耗节省50.6%,有效的降低了硬件资源消耗,适合实时性强、硬件资源有限的现代通信应用场合。
文摘针对多通道通信雷达系统中下变频器件功能单一及幅相校准电路实现复杂的问题,采用多模式全流水线坐标旋转数字计算机设计了一种改进的全数字下变频电路。改进的设计在输入端利用其旋转模式实现数字下变频功能,在基带端利用其向量模式计算通道幅相误差并形成反馈补偿,具有精简的硬件系统结构。闭环实验结果表面,系统自校准后的基带幅度误差控制在0.08 d B内,相位误差控制在0.15°内,进一步验证了提出方法的可行性和正确性。
文摘开平方运算广泛应用于数值分析、调制解调、图像处理等领域,而应用坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)进行平方根运算是一种新应用.基本CORDIC算法精度必须用迭代次数作保证,而较多的迭代次数会导致时延过大等问题,通过运用建立查找表、单向旋转、合并迭代和免除补偿因子等手段,提出一种能够免去大部分迭代运算的改进CORDIC算法用于平方根计算.相较于基本算法计算平方根,该改进算法使用了一半的时钟周期便能得到输出结果,大大减少了输出时延,而且可以达到较高的计算精度,更加适合实时性要求高的应用场合.