基于DSP/FPGA的超高速跳频系统基带设计与实现

介绍某超高速跳频通信系统基带部分的设计与实现,该系统选用2FSK调制方式,并选择合适跳频频带以抑制镜像频率;讨论了跳频器、跳频序列、快速位同步以及跳频图案同步以及跳频信号解调等跳频通信系统的关键技术,给出了基于DSP和FPGA的发射/接收系统的详细软/硬件架构设计及关键核心模块的设计方案,最后给出系统的实测结果。

基于FPGA的超高速跳频接收机设计与实现

在当今信息化、智能化时代,跳频通信设备面临的电磁环境极为复杂,提高跳速可增强其抗干扰性。基于此,研究基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超高速跳频通信系统。相比于其他频率合成器,直接式数字频率合成器(Direct Digital Synthesizer,DDS)的切换速度较快,波形实际跳速超过70000跳/秒,非常适合于实现超高速跳频功能。DDS以RS码作为编译码方式,可以增强系统容错性,采用MSK调制解调方式使得波形包络恒定且易于传输,从实验仿真和FPGA工程资源消耗分析,其满足波形设计要求,可达到良好的跳频通信性能。