一种采用双耦合等效跨导增强技术的94 GHz CMOS LNA

采用55 nm CMOS工艺,设计了一款应用于毫米波成像系统的94 GHz低噪声放大器(LNA)。提出一种双耦合等效跨导增强技术,在提高增益的同时,实现良好的宽带输入匹配。使用中和电容技术和共栅管栅端短接技术,进一步提高增益,并保证放大器的高频稳定性。芯片测试结果表明,LNA的小信号增益最大值达到14.2 dB,3 dB带宽为87.1~95 GHz,噪声系数为6.7dB,输入1 dB压缩点为-13dBm。

基于噪声抵消技术的超宽带低噪声放大器

实现了一款超宽带低噪声放大器(UWB LNA)。该UWB LNA由输入级、中间级和输出级组成。在输入级,采用两个共栅配置构成了噪声抵消技术,减少了噪声,在此结构基础上进一步采用了跨导增强技术,提高了增益。同时插入的电感Lin提高了LNA在宽带范围内的增益平坦度。中间级放大器,在漏极并联电感产生零点,提高了LNA的带宽。输出级为源极跟随器,较好实现了LNA的阻抗匹配。基于0.18μm TSMC CMOS工艺仿真验证表明,在4 GHz^10 GHz频带范围内,电压增益(S21)为(19.2±0.3)d B,噪声系数(NF)介于2.1 d B^2.4 d B之间,输入、输出反射系数(S11、S22)均小于-10 d B。在9 GHz时,输入三阶交调点(IIP3)达到-7 d Bm。在1.8 V的电源电压下,功耗为28.6 m W。

一种智能传感器射频前端的低功耗设计与实现

叙述了一种应用于智能传感器的低功耗射频前端电路,包括低噪声放大器和下混频器。智能传感器的无线通信一般基于Zigbee协议,Zigbee接收机一般采用低中频的架构以获得灵敏度和低功耗之间较好的折中。主要研究了从提高晶体管跨导效率和提高电流利用效率两个角度实现低功耗的方法,低噪声放大器采用交叉耦合输入的噪声抵消结构,增强了输入管的等效跨导,因而在较低功耗代价下获得了低噪声系数并实现50Ω阻抗匹配;下混频器采用基于电流放大器的无源混频结构,输入跨导级通过电流复用提高了电流利用效率而输出跨阻级引入跨导增强技术减少了中频电流的泄漏,这使得在同等功耗水平下可以获得更高的线性度,即节省了功耗。讨论了电路设计过程并在TSMC 0.13μm CMOS射频工艺下进行流片验证,在1.2 V电压下整个前端电路消耗5.4 mW功耗和0.12 mm2芯片面积,仿真结果表明低噪声放大器获得了2.1 dB的噪声系数和小于-30 dB的S11,混频器转换增益为27.7 dB;而芯片测试得到的前端噪声系数为5.4 dB,IIP3达到5.5 dBm,能够满足智能传感器无线通信的需要。

面向有源相控阵系统2~18 GHz超宽带幅相多功能MMIC

基于0.15μm GaAs E/D pHEMT工艺研制了一款工作频率为2~18 GHz的高精度低功耗超宽带幅相多功能芯片,片内集成了超宽带数控移相器、Gm-boost结构行波放大器、单刀双掷吸收式开关、无源匹配电路、数字SPI接口电路等,整个芯片尺寸为4.0 mm×4.0 mm。提出奇偶模相速补偿的全通网络结构以及基于有源宽带差分结构的移相器电路拓扑,在九个倍频程范围内实现了高移相精度、低损耗和高幅度平坦度的数控移相器。测试结果表明:在2~18 GHz频率范围内移相精度RMS小于5°,移相寄生调幅小于±0.8 dB,发射/接收增益大于8 dB,输出1 dB压缩点功率大于12 dBm,输入驻波小于2.4,输出驻波小于1.7。

一种新型低相位噪声低功耗Colpitts QVCO设计

设计了一种新型的低相位噪声低功耗Colpitts正交压控振荡器（QVCO）。此QVCO采用电流开关技术降低相位噪声,采用跨导增强技术改善核心电路的起振条件,并基于器件重用技术实现电路的反向注入锁定。提出的Colpitts QVCO比交叉耦合LC VCO的相位噪声更低,并且比传统QVCO的相位噪声、正交相位精度以及调谐范围的性能更优。最终基于0.18μm CMOS工艺流片实现的Colpitts QVCO在1.5 V工作电压下,功耗为0.9 m W,振荡频率为4.8-5.6 GHz,调谐范围高达15.4%,在中心振荡频率5.2 GHz处的相位噪声为-115.8 d Bc/Hz@1 MHz,正交相位误差为0.3°,此QVCO的芯片面积为0.5 mm×1 mm。

一种宽带低功耗低噪声放大器电路设计

采用TSMC 0.18μm CMOS工艺,设计一种低功耗电容交叉耦合低噪声放大器。利用电容交叉耦合结构使电路在不损失功耗的情况下提高电路有效跨导,采用宽增强技术有效的改变电路零极点位置以拓宽电路工作带宽。仿真结果表明,该低噪声放大器工作带宽为6.8GHz,电路噪声系数为2.8dB,功耗为5.35mW,满足LNA电路的性能指标要求。

3.1～10.6 GHz低功耗超宽带低噪声放大器

采用TSMC 0.18μm CMOS工艺库,设计并验证了一种应用于3.1～10.6GHz频段的超宽带低噪声放大器。该放大器分为两级：采用跨导增强技术的共栅结构作为输入级,实现了输入阻抗匹配,提高了增益并降低了噪声;第二级是放大输出级,由两个共源放大管和源跟随器缓冲管构成,并采用两级电流复用配置将它们连接在一起,不但对信号进行了二次放大,降低了功耗,而且实现了输出匹配。仿真结果表明,在3.1～10.6GHz频带范围内,放大器增益为14.8dB,增益平坦度为±0.6dB,噪声系数介于2.9～4.5dB,输入和输出的回波损耗均优于-11dB,1dB压缩点为-20.8dBm,在1.8V电压下,静态功耗仅为8.99mW。

一种用于76-81 GHz汽车雷达的CMOS毫米波下混频器

设计了一款用于76~81 GHz汽车雷达的CMOS毫米波正交下混频器,该混频器由前置放大、有源正交混频两部分构成。在前置放大器中,采用基于变压器的跨导增强技术改善了增益。在有源正交下混频器中,使用并联电感谐振结合交叉耦合管动态电流注入技术,消除跨导管与开关管之间的寄生电容,降低混频器噪声、提高转换增益。芯片采用55-nm CMOS工艺制造,测试结果表明,该下混频器3dB带宽为5.5 GHz,峰值转换增益4.1 dB,I/Q两路增益失配小于0.16 dB(50Ω负载条件),最小噪声系数19 dB,输入1dB压缩点-6 dBm,直流功耗40 mW,实现了优异的FOM值。

一种高增益、低功耗的超宽带低噪声放大器

提出了一种基于跨导增强技术及噪声抵消技术的超宽带低噪声放大器电路,并且在电路中采用了电流复用技术。电路由输入级、放大级和输出级3部分组成。在输入级中,利用跨导增强技术实现了电路输入阻抗的匹配;在放大级中,利用跨导增强技术以及电流复用技术使电路增益有了明显的提升,并且利用噪声抵消技术、跨导增强技术使得电路的噪声性能以及功耗有了明显的改善;在输出级中,利用电感与电容谐振的原理实现输出阻抗的匹配。该放大器采用TSMC 0.18 μm RF CMOS工艺,并利用ADS对电路进行优化仿真,结果表明,该放大器在3~5 GHz范围内增益为20.4~21.8 dB,噪声系数为1~1.8 dB。电路工作电压为1 V,功耗为7.9 mW。

一种低功耗高分辨率可编程增益放大器的设计

该文设计了一种用于零中频接收机的低功耗高分辨率可编程增益放大器。该放大器采用源级电阻负反馈结构,利用跨导增强技术提高了放大器的线性度,并加入补偿电容扩展了带宽,实现了低功耗设计。该可编程增益放大器采用0.25μmCMOS工艺,仿真结果表明,在0.5pF负载电容的情况下,放大器增益动态的范围是0～62dB,2.5V供电电压下最大功耗为2.2mW,增益分辨率达到0.25dB,带宽10MHz,0dB增益时输入三阶交调点为17.9dBm。