恒定跨导Rail-to-Rail CMOS运放设计

设计了一种新型的低电压低功耗且跨导恒定的Rail-to-Rail CMOS运算放大器,输入级采用改进的最大电流选择电路结构,输出级采用推挽输出结构,其输入输出摆幅均为Rail-to-Rail,工作电压为±1.5V.整个电路采用BSM30.5μm CMOS工艺模型参数进行了HSPICE仿真,静态功耗仅为0.5mW,当电路驱动20pF的电容负载时,电路的直流增益达到78dB,单位增益带宽达到470MHz,相位裕度为59°.

高性能Rail-to-Rail恒定跨导CMOS运算放大器

基于UMC的0.6μm BCD 2P2M工艺,探讨了一种高性能Rail-to-Rail恒定跨导CMOS运算放大器.该运算放大器的输入级采用互补差分对,其尾电流由共模输入信号来控制,以此来保证输入级的总跨导在整个共模范围内保持恒定.输出级采用ClassAB类控制电路,并且将其嵌入到求和电路中,以此减少控制电路电流源引起的噪声和失调.为了优化运算放大器低频增益、频率补偿、功耗及谐波失真,求和电路采用了浮动电流源来偏置.该运算放大器采用米勒补偿实现了18MHz的带宽,低频增益约为110dB,Rail-to-Rail引起的跨导变化约为15%,功耗约为10mW.

采用最大电流选择的恒定跨导Rail-to-RailCMOS运放输入级

基于TSMC0.18-μmCMOS工艺设计了一种具有恒定跨导的1.8Vrail-to-railCMOS运算放大器的输入级。采用两路结构相同的最大电流选择电路实现输入级总跨导的恒定。电路采用Hspice仿真,工作电压1.8V。输入级在强反型层工作时,电路的总跨导偏差在5%之内;弱反型层工作时,总跨导偏差在8%之内。

一种恒定跨导输入放大器

随着低电压系统的广泛应用和对性能要求的提高,要求输入跨导放大器具有宽输入电压动态范围。文章论述了一种较为简单的电路可以实现宽摆幅恒定跨导,包括主跨导放大器、负跨导放大器和求和电路。电路模拟证明这种简单结构具有很高的共模电压输入范围和很低的谐波失真。

一种精确恒定跨导偏置的Gm-C滤波器设计

针对片上Gm-C滤波器的自动频率调谐电路结构复杂、功耗大和精度低的问题,提出了一种精确的恒定跨导偏置电路.该电路通过使跨导管的跨导恒等于片外高精度电阻来稳定滤波器截止频率.给出了电路的推导,设计了滤波器及跨导器.将此电路应用于无线传感器网络节点芯片中九阶低通滤波器,进行了仿真;基于SMIC中0.18μm、1.8 V的1P6M CMOS工艺,采用无源LC滤波器原型综合的方法实现滤波器,并完成测试.结果表明,该滤波器的截止频率与设计值相差仅为1%,带内纹波小于0.8 dB,输入噪声电压小于25 nV/Hz～(1/2),功耗仅为1.6 mW,满足无线传感器网络节点芯片的要求.

具有精确恒定跨导偏置电路的G_m-C滤波器

改进了一种精确恒定跨导偏置电路,通过对电流和晶体管尺寸的设计使主电路跨导恒等于外接高精度电阻跨导,与传统结构相比具有更高的精度。将该偏置电路应用于无线传感网芯片中9阶Gm-C椭圆低通滤波器的设计,使该滤波器省去了片上调谐电路的设计,在降低功耗的同时提高了精度,节省了面积。设计基于SMIC 0.18μm 1.8 V 1P6M CMOS工艺,芯片面积仅为0.9 mm×0.22 mm,测试结果表明,该滤波器的截止频率与设计值相差在1%以内,输入噪声电压小于25 nV/Hz,消耗电流仅为0.9 mA,满足无线传感网节点芯片的要求。

一种恒定跨导、摆率和增益的轨至轨运放(英文)

提出了一种新型的通用低压轨至轨CMOS运放.该运放在整个输入共模电压范围内获得了恒定的跨导、摆率和恒定的高增益.所提出的电路有应用于深亚微米工艺的潜力,因为运放电路的运行不依赖于晶体管平方率或线性率的约束.因此该电路比较紧凑,适用于VLSI单元的应用.轨至轨CMOS运放采用DPDM CMOS混合信号工艺设计,模拟结果表明在整个输入共模电压范围内,跨导、摆率和增益的波动分别为1%,2.3%和1.36dB.在此基础上进行了版图设计和流片测试,版图面积为0.072mm2,实际测试结果与模拟结果基本一致.

一种高共模抑制比恒定跨导运算放大器

介绍了一种基于电平位移技术实现恒定跨导的CMOS Rail-to-Rail运算放大器。该电路克服了一般运算放大器输入共模范围小的特点,输入级引入了电平位移电路,使运放在各种输入共模电压下的跨导几乎恒定。在此基础上,设计了一种具有高共模抑制比的恒定跨导运算放大器。该运算放大器具有Rail-to-Rail的输入、输出能力。整个电路采用Hynix 0.5μm CMOS工艺进行设计。

一种恒定跨导轨到轨CMOS运算放大器的设计

设计了一种工作电压为3.3V恒定跨导轨到轨CMOS运算放大器,针对轨到轨输入级中存在的跨导不恒定问题,提出利用电流开关解决这一问题的方法;输出级采用前馈AB类控制的rail-to-rail输出和级联密勒补偿,保证了该运放有大的动态输出范围和较强的驱动负载能力以及好的频率特性。

一种宽带运放的设计及恒定跨导电路稳定性分析

介绍了一种宽带CMOS运算放大器的设计,通过对其S域传输函数的分析,设计合理的补偿办法,分析了影响电路传输函数的因素,在各种条件下研究了电路偏置的稳定性,最后得到了一种比较理想的实用偏置结构,从而极大地改善了电路的稳定性。

一种低电压恒定跨导轨到轨运算放大器的设计

设计了一种低电压恒定跨导的轨到轨运算放大器,作为误差放大器用在BUCK型DC-DC上实现对输出电压的调节。该运算放大器采用两级结构,输入级采用互补差分对的结构,实现了轨到轨电压的输入,并且利用2倍电流镜技术实现了跨导的恒定;输出级采用AB类放大器的结构,提高了输出电压摆幅和效率,实现了轨到轨电压的输出。该电路基于CSMC 0.25μm EN BCDMOS工艺进行设计,仿真结果表明:电源电压为2.8 V时,在输出端负载电容为160 pF、负载电阻为10 kΩ的情况下,增益为124 dB,单位增益带宽积为5.76 MHz,相位裕度为59.9℃,输入跨导为5.2 mΩ-1,共模抑制比为123 dB,输入共模信号范围为0~2.8V,输出电压摆幅为0~2.8 V。

一种恒跨导轨到轨CMOS运算放大器的设计

基于0.35微米CMOS工艺,设计了一种轨到轨运算放大器。该运算放大器采用了3.3V单电源供电.其输入共模范围和输出信号摆幅接近于地和电源电压.即所谓输入和输出电压范围轨到轨。该运放的小信号增益为78dB,单位增益带宽为4.4MHz,相位裕度为75度。由于电路简单、工作稳定、输入输出线性动态范围宽、非常适合于SOC芯片内集成。

一种非匹配模式恒定跨导的轨到轨运算放大器

针对传统轨到轨运算放大器输入级跨导恒定受工艺影响,提出了一种非匹配模式低失调恒定跨导轨到轨运算放大器,输入级电路采用最大电流控制法。该运放通过对P输入对管电流的监测,来控制N输入对管的电流,从而实现与工艺无关的恒定跨导的要求。输出级采用折叠式共源共栅的有源负载与AB类控制的输出级结合,提高电压增益,增加电压输出动态范围。运放基于DB Hitek 0.18μm工艺完成电路设计。仿真结果表明:在电源电压为+2.5 V和−2.5 V时,该运放的共模输入范围为−2.5~2.5 V,动态输出范围为−2.5~2.5 V,平均输入失调电压为12.7μV,开环增益为98 dB,相位裕度为73.1°,带宽为73.1 MHz,电源抑制比为90 dB,共模抑制比为95 dB,压摆率为57.1 V/μs,跨导变化率仅为4.9%,满足了恒定跨导的要求。

轨到轨运算放大器设计——创新电荷泵结构应用

主要探讨了创新的电荷泵轨到轨输入级和 AB 类输出结构的应用。文章首先对整体电路的功能特点进行了详细分析,解释了如何通过各个模块的协同工作实现高效率和高性能。这些模块包括带隙基准模块、振荡器模块、电荷泵模块、主运放模块。每个模块的实现方式和结构都进行了深入探讨,揭示了它们如何共同贡献于整体电路的高效运作。最后,文章通过电路仿真结果验证了所提出设计的有效性,展示了在不同条件下的性能指标,证实了这种设计在实际应用中的可行性和优势。

高转换速率恒定跨导轨对轨运算放大器的设计

基于台积电(TSMC)0.6μmCMOS(互补金属氧化物半导体)工艺设计了一款恒定跨导轨对轨输入/输出运算放大器.不同于传统的实现恒定跨导的技术,在电路设计实现上通过一个简单的检测电路,使互补差分对在整个共模输入电压变化范围内交替工作,实现了跨导恒定.同时为了得到较高的转换速率,加入了转换速率增强结构,使转换速率高达116V/μs.在Hspice仿真平台下,对运算放大器进行了模拟仿真,同时经投片验证,结果表明该轨对轨运算放大器具有良好的性能,静态功耗小于1.5mW.

2.5V/0.25umRail-to-Rail运算放大器

本文采用0.25um CMOS工艺,设计了一种rail-to-rail运算放大器,该放大器用2.5V单电源供电,其输入共模范围和输出信号摆幅可以达到零电源电压,单位增益带宽为320MHz,相位裕度为60°.

一种双极型轨到轨功率运算放大器

基于双极型工艺设计了一种双通道轨到轨功率运算放大器,其功能模块包括:基准偏置、输入级、中间级和输出级电路。输入级电路采用两组npn、pnp型差分输入对管组成的轨到轨输入结构,配合电流开关电路实现输入级的跨导恒定;中间级电路选择电压跟随器结合电流跟随结构,实现将双端输入转为单端输出;输出级电路为具有3阶放大能力的AB类结构,实现轨到轨输出的同时提高电流放大能力;芯片内还集成了电流检测、反向电流保护、静电放电(ESD)保护等相关电路。该运算放大器采用双极型工艺流片。实测结果表明:该功率运算放大器的输入失调电压小于1 mV,输入失调电流小于2 nA,开环电压增益大于120 dB,增益带宽积大于4.5 MHz,短路电流大于100 mA,压摆率大于1.5 V/μs。

一种0.8V衬底驱动轨对轨运算放大器设计

采用衬底驱动技术设计低压低功耗轨对轨运算放大器。输入级采用衬底驱动MOSFET,有效避开阈值电压限制,将电源电压降至0.8V,实现低压下轨对轨共模输入范围。增加衬底驱动冗余差分对及反折式共源共栅求和电路实现恒定跨导控制,消除共模电压对输入级跨导的影响,输出采用前馈式AB类输出级,以提高动态输出电压范围。基于标准0.18μmCMOS工艺仿真运放,测得输出范围0.4～782.5mV,功耗48.8μW,电源抑制比58dB,CMRR65dB,直流开环增益63.8dB,单位增益带宽2.4MHz,相位裕度68°。版图设计采用双阱交叉空铅技术,面积为97.8μm×127.6μm。

具有共模反馈和浮栅输入级的CMOS满幅运算放大器设计

利用输入跨导恒定技术设计了一种新的满幅运算放大器。该放大器利用浮栅差分对和负反馈电路作为输入级,将共模电平钳位在某一确定值,以保持输入跨导恒定。结合中间级、输出级的设计形成一个输入和输出均达到满幅度要求的整体运放结构。选用0.35μmCMOS工艺,对输入级和rail-to-rail运算放大器进行仿真分析。测试结果显示,这种电路新结构有利于拓展共模输入范围,有效地抑制了输入级的跨导变化,当±1.5V电源供电情况下,共模变化范围为±2.5V时,跨导仅有0.7%的波动。

一种低电压全摆幅CMOS运算放大器

提出了一种工作于 3 V电压、输入输出均为全摆幅的两级 CMOS运算放大器。为使放大器有较小的静态功耗 ,运算放大器的输入级被偏置在弱反型区 ;输出级采用甲乙类共源输出级 ,以达到输出电压的全摆幅。模拟结果显示 ,在 1 0 kΩ负载下 ,运算放大器的直流开环增益为 81 d B,共模抑制比 91 d B;在 3 p F电容负载下 ,其单位增益带宽为 1 .8MHz,相位裕度 5