基于TSP的图的路包装问题的算法研究

图的路包装问题是一类有着重要应用背景的最优化问题,然而它在计算复杂度上是NP-困难的。受Hassin和Rubinstein的思想启发,在max-TSP问题的基础上给出了完全图的路包装问题的近似算法,分析了算法的复杂度和近似比;基于LINGO软件的算例表明了算法的可行性和有效性。

产品日产量计数显示及包装识别电路的设计

实用电路的设计,无疑是对高职学生理论用于实际能力上的挑战。通过对“数字式电控电路的设计”,在说明其实用功能的同时,更着重系统地分析了电路的全部设计分析过程。此外,还留有一定的电路性能改进的余地和说明;以对学生在数字电路设计能力和思维开拓的提高方面予以引导和帮助。

SoC测试中低成本、低功耗的芯核包装方法

提出一种SoC测试中新颖的并行芯核包装方法(parallel core wrapper design,pCWD),该包装方法利用扫描切片重叠这一特点,通过缩短包装扫描链长度来减少测试功耗和测试时间.为了进一步减少测试时间,还提出了一种测试向量扫描切片划分和赋值算法.实验结果表明,针对ITC 2002基准SoC集中d695芯片,应用并行包装方法和测试向量切片划分及赋值算法,能够减少50%的测试时间及95%的测试功耗.