低踢回噪声锁存比较器的分析与设计

设计了一种低踢回噪声锁存比较器,着重分析和优化了比较器的速度和失调电压。在0.35μmCMOS工艺条件下,采用Hspice对电路进行了模拟。结果表明,比较器的最高工作频率为200MHz,分辨率在6位以上,灵敏度为0.3mV;在2.5V电源电压下,功耗为70μW。

低踢回噪声锁存比较器的分析与设计

为了减小踢回噪声引起的比较器参考电压的失调,着重对比较器进了分析和优化,设计了一种低踢回噪声锁存比较器,该比较器包含一级前置放大器和动态锁存比较器.锁存比较器采用两个正反馈锁存器和反馈环提高了锁存速度.采用0.6μm Bipolar工艺的Hspice对电路进行了模拟.结果表明,在5.5V电源电压下,比较器的最高工作频率为200 MHz,分辨率在8位,功耗为55μW,可以满足200 MS/s高精度Flash结构模数转换器的需求.

低失调低踢回噪声双尾动态比较器设计

对传统双尾动态比较器的预放大器的增益进行了近似分析,提出了具有高预放大器增益和低输入参考失调电压的新型比较器。所提出的比较器对踢回噪声具有低灵敏度,因为在预放大器的输入和输出之间存在一个高阻抗路径,在TSMC 0. 18μm工艺和1. 8 V的电源电压下,对比了不同的比较器并进行了仿真验证。仿真结果表明:踢回噪声为3 mV,且所提出的比较器具有低功耗和低输入参考失调电压的优势,所提出的比较器适用于低踢回噪声、低失调的应用领域。

低功耗高速流水线ADC中低回踢噪声动态比较器设计

动态比较器是低功耗高速流水线ADC的重要模块,其回踢噪声会严重影响ADC的性能。为了满足低功耗高速流水线ADC的应用需求,设计了一种全差分结构的动态比较器,具有零静态功耗、速度快、阈值电压可调等特点。中和技术的应用可以显著降低回踢噪声。电路使用TSMC 0.18μmCMOS工艺,在1.8 V电源电压和100 MHz工作频率下,仿真显示回踢噪声被明显抑制,减小了75.5%。

CMOS图像传感器列并行单斜式ADC回踢噪声自补偿方法

提出了一种用于CMOS图像传感器的列并行单斜式ADC(analog-to-digital converter)回踢噪声自补偿方法,有效抑制了量化比较器对高精度共享斜坡的回踢与串扰。为了消除原始节点的回踢噪声,通过检测列级斜坡信号的突变来补偿列间共享斜坡信号线的串扰,阻断噪声在共享斜坡信号线上的传输。采用本文提出的方法,基于55 nm 1P4M CMOS工艺,完成了3072(H)×2560(V)CMOS图像传感器芯片的设计与实验,该传感器实现了12位精度的列并行数字量化。当同时翻转100到1000列时,在最坏的情况下,回踢噪声可以降低到1 LSB以下,并在不增加功耗和面积的情况下实现了自补偿。测量结果表明,该单斜式ADC工作频率为500 MHz,12位线性A/D转换的数字相关双采样行时间为4.6μs,DNL控制在±0.48 LSB以内,INL不大于±4 LSB,信噪比高达71 dB。重要的是,每列的功耗仅为24μW。

用于流水线ADC的预运放-锁存比较器的分析与设计

提出了一种应用于开关电容流水线模数转换器的CMOS预运放-锁存比较器.该比较器采用UMC混合/射频0.18μm 1P6M P衬底双阱CMOS工艺设计,工作电压为1.8 V.该比较器的灵敏度为0.215 mV,最大失调电压为12 mV,差分输入动态范围为1.8 V,分辨率为8位,在40 M的工作频率下,功耗仅为24.4μW.基于0.18μm工艺的仿真结果验证了比较器设计的有效性.

流水线ADC中高速比较器的设计和分析

设计了一个高速电压比较器,比较器由前置放大器和带复位端的动态比较器组成。采用charted公司的0.35um/3.3v模型,通过CADENCE进行模拟仿真,电路获得了高速、高分辨率的特性。在100Ms/s的工作频率下电路消耗0.29mw的功耗,并且具有6.5mv的低失调电压。因此,该电压比较器可适用于流水线ADC。

高速CMOS锁存比较器的设计

本文设计了一款用于△-∑调制器的高增益高速CMOS锁存比较器。在两相互不交叠时钟的控制下,采用四级前置放大器完成对输入信号的采样、放大,高增益提高了比较器的精度并抑制了踢回噪声,采用正反馈的锁存器提高了比较的速度。采用一种新颖的共模反馈电路实现了对输出共模电平的稳定,并采用有效的措施限制了前级放大的差分输出摆幅。设计中采用高速度、传输延时较小的推挽输出,降低了整体功耗。

应用于MEMS惯性器件的高精度Σ-Δ调制器

为了实现微电子机械系统(MEMS)惯性器件的高精度数字化输出,设计了一款单环5阶Σ-Δ调制器。利用Matlab在系统级完成了Σ-Δ调制器的结构设计,确定调制器为带有零点优化的级联积分器前馈(CIFF)结构,并在Simulink中完成了调制器非理想模型的建立。在电路设计时,调制器整体采用全差分的开关电容电路来实现。为了降低整体调制器的噪声,在第1级积分器中加入了斩波稳定模块,并采用了具有低回踢噪声的动态比较器作为一位量化器。本设计在0.18μm BCD工艺下实现,工作电压为5 V、采样频率为500 kHz、过采样率为128时,调制器的功耗约为4.25 mW,有效位数为19.06 bit。