嵌入式GPU存储管理单元的设计与实现

针对嵌入式图形处理器(Graphics Processing Unit,GPU)中存储管理单元工作频率低以及转换后援缓冲区命中率低的问题,设计并实现了一种适用于嵌入式GPU的存储管理单元。存储管理单元采用两级页表匹配的方式,实现从虚拟地址空间到物理地址空间的映射。将存储管理单元中转换后援缓冲区设计为三级流水线结构,以提高存储管理单元的工作频率。使用改进的伪最近最少使用算法,以提高转换后援缓冲区的命中率。基于中芯国际0.13μm工艺库,使用DC(Design Compiler)工具对设计的存储管理单元进行综合,并在VU440开发板上进行系统级验证。结果表明,采用设计的存储管理单元的嵌入式GPU系统可以正常工作,所提设计的最高工作频率可达235 MHz,转换后援缓冲区的命中率有所提高。与相关设计相比,所提设计的工作频率和转换后援缓冲区的命中率较高。

32位RISC中存储管理单元的设计

多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异常处理 ;着重讨论 TLB( Translation Lookaside Buffer)的设计原则 ,并对其 3种设计结构进行分析比较 ,优化了 TLB的组织结构 ;给出了 MMU的组成、数据通路、控制通路 ,解决了速度瓶颈 ,满足了芯片的设计要求。整个芯片用 TSMC 0 .2 5μm工艺实现 ,芯片面积为 5 mm× 5 mm,主频为 66MHz。

嵌入式GPU存储管理单元的设计与实现

针对虚拟存储技术,设计并实现一种适用于嵌入式GPU的存储管理单元的硬件结构。采用两级页表同时匹配方式,对地址转换后援缓冲器结构进行改进,减少页切换;通过每级页表项存储检查标志位,实现存储保护;利用硬件机制处理异常,减少流水线暂停导致的时钟周期浪费,从而实现虚拟地址到物理地址的转换。在SIMC0.18μm工艺库进行综合,并在ZC706开发板进行系统级验证,结果表明,该设计频率可达225 MHz,能够实现嵌入式GPU存储管理的要求。