基于FPGA的串行RapidIO-PCI转接桥设计

针对传统总线PCI存在的问题,提出异步FIFO存储转发模式的串行RapidIO-PCI转接桥方案,介绍RapidIO高速总线的体系结构及其性能优势,根据PCI和RapidIO协议,给出转接桥关键部分结构的设计,并在FPGA上的进行验证与实现。实验结果表明,该方案是有效的。

基于FPGA实现DSP与RapidIO网络互联

本文首先简单的介绍了总线的发展,从而引出一种新型的串行点对点交换结构RapidIO。DSP在高性能处理系统中的重要性毋庸置疑,但是目前的很多DSP并没有RapidIO接口。本文提出了利用FPGA,将DSP的总线桥接到一个RapidIOIP上,从而实现了DSP与RapidIO网络的互联。

一种VESA转RapidIO接口的设计与实现

在现代通信技术中,为了提高VESA视频数据的传输和处理速率,VESA视频数据通常要通过高速串行总线RapidIO传输到主机或DSP中。因此,传输时必须在VESA接口和RapidIO接口之间添加时序转换电路。为了解决传统方法中通过时序转换电路直接进行时序转换所带来的设计复杂、可移植性差等问题,文中基于应用需求,提出一种用DPRAM将VESA接口与RapidIO的DMA接口隔离的架构,设计并实现了一种VESA到RapidIO接口的转接桥,以满足二者之间的通信需求。功能仿真和工程实践表明,该转接桥工作稳定,性能良好,较好地满足了应用需求。