基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。

基于Nios Ⅱ软核的卫星地球站ODU监控终端设计

室外单元(out door unit,ODU)是卫星地球站的主要设备之一,在卫星通信链路上,其主要功能是对卫星信号的收发。为了对ODU的工作状态进行监控和设置,设计了此监控终端,通过在FPGA内嵌入Nios Ⅱ软核来控制人机界面、存储模块和通信模块的工作。其中人机界面完成相关参数的输入和显示,而监控终端与ODU的通信是利用RS232接口进行的。通过仿真与实验,表明该监控终端工作可靠,能够满足需要。

基于NiosⅡ软核处理器的运动目标跟踪系统设计

本文介绍一种用SOPC(可编程片上系统)技术设计的目标实时检测与跟踪系统。该系统在单片现场可编程门阵列(FPGA)中定制NiosⅡ软核处理器,用单片FPGA代替传统的DSP+FPGA架构,利用硬件实现背景获取及更新等,软硬件协同完成对目标的实时跟踪。实验结果表明,系统不但体积小、功耗低、实时性强,而且在复杂的地物背景下,能够稳定、精确地跟踪目标。

基于NIOSⅡ软核的焊枪摆动伺服系统设计

本文设计了一种基于双NIOSⅡ软核处理器的焊枪摆动器伺服系统,系统采用FPGA嵌入NIOSⅡ软核处理器进行控制,一个NIOSⅡ软核对焊缝跟踪的图像进行控制,另一个NIOSⅡ软核根据图像处理的信息实现对焊枪摆动器的控制。两个NIOSⅡ软核的结合实现了行走电机和焊枪摆动电机的运动,使两者有机结合实现设定的摆动焊接方式,并可以通过改变摆动参数实现对焊枪摆速、摆幅、左右滞时的任意调节。实验结果表明:基于双NIOSⅡ的焊枪摆动器伺服系统设计灵活、结构简单。

基于NiosⅡ多核驾驶疲劳检测系统设计

采用SOPC技术,对多核驾驶疲劳检测系统进行了研究与设计。为了实现系统设计的单片化,把NiosⅡ软核处理器、摄像头采集控制器IP核、部分图像处理算法模块等系统部件都集成到一块FPGA上。为了提高系统处理速度,系统采用双NiosⅡ软核处理器设计,同时利用NiosⅡ处理器自定制指令与C2H加速编译工具对系统中关键部分进行硬件加速,使系统具有实时性检测功能。

基于NIOSⅡ的PWM控制器IP核的设计

提出了一种基于NIOSⅡ的PWM控制器IP核的设计方法,给出了PWM控制器的工作原理,阐述PWM控制器IP核的设计。将设计好的PWM控制器安装到SOPC Builder与Avalone总线挂接,最后将PWM控制器IP核添加到NIOSⅡ系统中进行测试。测试结果表明该IP核测试效果良好,可以方便地应用在各种嵌入式系统中。

基于NiosⅡ多核智能交通车载终端的设计与实现

利用NiosⅡ多核处理器,提出了基于Internet的实时路况查询系统和智能车载终端。通过配置双NiosⅡ软核,改善了MCU处理速度不高、外设资源有限、接口配置繁琐、硬件设计和软件设计编程复杂等问题,将大量控制以及对多种外设访问的工作进行了合理分配。既具有普通导航设备的方便实用性,又能通过无线通讯及Internet与后台服务器连接,获取道路拥堵情况、停车场车位情况等动态实时信息,同时可作为智能交通的车载前端。

基于NiosⅡ/SOPC的嵌入式数字IC测试

为实现数字IC故障检测的SOPC设计,在Altera-Cyclone EP1C6Q240中嵌入软核处理器NiosⅡ,用继电器EC2-5NW2阵列完成各引线的通用控制,在NiosⅡ控制下离线完成了对常用TTL74/54、CMOS 4000/4500系列常用数字IC芯片故障检测。文中详细介绍了系统结构、引脚控制,讲述了NiosⅡ-FPGA/SOPC的设计思想和实现方法。实验效果好,实践表明该设计是切实可行的。

基于FPGA和NiosⅡ的船用雷达数据采集存储与验证

在雷达系统开发初期阶段,需要验证整个系统中采用的各种数据处理算法的可行性和正确性,在该过程中,由雷达采集的原始数据是必不可少的重要条件。文章研究了基于现场可编程门阵列(field-programmable gate array,FPGA)和NiosⅡ的船用雷达的数据采集存储与验证,利用已有的A/D采样电路和Verilog硬件描述语言(hardware description language,HDL),通过编写相关功能模块实现对数据采集的控制,同时结合NiosⅡ实现了数据的存储与提取,并对数据进行了验证。仿真结果表明,采集的数据能够实现正确的缓存与输出;测试结果表明,该数据存储系统可应用于对实际的雷达采集数据的正确存储。

基于SOPC的FPGA NiosⅡ嵌入式等精度频率计设计

为了提高频率计的测量精度和系统性能,一方面对传统的等精度频率计的测量方法进行改进,另一方面采用SOPC设计技术,FPGA芯片上配置NiosⅡ嵌入式软核处理器的系统实现方案。利用FPGA高速数据处理能力实现对各参数的测量计数,软核处理器优良的数据处理能力实现对频率、周期、脉冲宽度和占空比的计算及显示。结果表明该频率计系统性能优良、测量精度高、成本低、体积小。

基于NiosⅡ的直流电机PID调速控制系统

介绍一种基于NiosⅡ软核的直流电机PID控制系统。采用PWM直流电机调速方案,利用Altera公司推出的DE2板作为综合开发平台,采用SOPC技术,通过在FPGA中植入嵌入式软核NiosⅡ作为中央处理器,借助PID控制算法实现整个直流电机外围电路的PWM闭环调速控制,这是对直流电机经典控制(即基于单片机或DSP的电机控制)的全新改进。

基于NiosⅡ的硬盘存储系统的硬件设计

为了便于应用系统在未来进行更新升级和提高解决方案的灵活性、可重用性,相应地提高资源利用率和避免资源浪费,综合采用FPGA和SOPC技术构建了基于NiosⅡ软核CPU的硬盘存储系统的硬件设计方案。使用软核处理器可按功能需求进行配置,易于和其它IP核互连形成完整系统设计,可有效地降低开发周期、缩短上市时间和成本。该设计方案在Al-tera公司的飓风系列FPGA器件中得到了实现并完成验证。目前获得了一定的实际应用且效果良好,具有广泛地应用价值。

基于NiosⅡ的SSCA算法实现

基于ALTERA公司的NoisⅡ软核处理器及其Avalon总线架构,提出采用单片FPGA实现SSCA算法的方法;对算法中适合DSP处理的部分采用NiosⅡ软核处理器实现,其他部分采用VHDL语言实现;给出了算法实现的具体流程,并对并行处理关键技术提出了解决方案。以余弦信号为例进行了验证。

NiosⅡ在同位素测厚仪数据采集中的应用

同位素测厚仪由放射源、探测器、控制仪表三部分组成.介绍了一种以NiosⅡ软核处理器(通用RISC嵌入式处理器)为核心的新型控制仪表.使用NiosⅡ软核处理器取代传统控制仪表中的单片机处理器来实现数据采集与处理控制,采集频率达到100MHz,对多种被测对象(钢板、铝板等)的厚度测量误差不超过0.5%,从而进一步提高控制仪表的采集速率、使用性和稳定性.

采用NiosⅡ的直流电动机预测控制调速系统

介绍一种基于NiosⅡ软核的直流电动机预测控制调速系统。采用PWM直流电动机调速方案,利用Altera公司推出的DE2板作为综合开发平台,采用SOPC技术通过在FPGA芯片中植入嵌入式软核NiosⅡ作为中央处理器,借助预测函数控制算法(PFC)实现对整个直流电动机外围电路的脉宽调制(PWM)闭环调速控制。预测函数控制算法是一种跟踪效果好、误差小、几乎无超调的控制算法。采用NiosⅡ的直流电动机预测控制调速系统是对直流电动机经典控制即基于单片机或数字信号处理器(DSP)的电动机控制的一种全新的改进。

基于ADV212和NiosⅡ的图像解压缩和图像字符合成

给出一个基于ADV212和NiosⅡ的图像解压缩及其图像字符合成设计方案。NiosⅡ软核处理器通过I2C总线对ADV212与ADV7179进行参数配置实现图像的解压缩和D/A转换。同时NiosⅡ软核处理器还要完成字符数据的接收和处理,处理后的字符数据根据显示方法和图像数据叠加在一起,通过ADV7179进行数模转换。实验表明该设计方案达到了系统要求的各项技术指标,解决了直接采用FPGA+DSP设计复杂、开发周期长的缺点。

基于NiosⅡ嵌入式的温度传感器的设计与实现

介绍了一种基于嵌入式NiosⅡ软核处理器的SOPC设计方法.采用DS18B20芯片实现了的温度传感器的设计.该设计涉及硬件描述语言逻辑电路设计、微机系统构成、硬件电路设计及C语言编程等知识的运用,具有测温精度高、稳定可靠的优点.

基于Nios Ⅱ的数字音频自动增益控制系统

目前国内大多数数字处理实时系统采用ARM或者DSP为核心处理器件结构,存在结构复杂、成本高的缺点。通过对数字音频研究,提出了数字音频的自动增益控制系统的方案。定制了以Nios Ⅱ为核心的处理器,移植了μC/OS Ⅱ实时操作系统,设计了数字音频采集IP核,采用3电平法,实现了具有静音处理功能的数字音频信号的自动增益控制系统。实验结果表明:系统体积小、功耗低、实时性强,可广泛应用于数字电视和数字音频播放当中。

基于NiosⅡ的ECCDSA签名验证终端设计

本文简单介绍NiosII软核处理器的功能及基于FPGA的ECCDSA签名验证算法的设计方法,综合利用NiosII软核处理器的可配置性和传统FPGA硬件设计的方法,完成了ECCDSA签名验证终端系统的设计实现。

基于NiosⅡ的蓝牙主机设计与实现

结合NiosⅡ CPU核和相关外围设备,利用SOPC(system on programmable chip)技术,在FPGA上设计并实现了蓝牙主机。在QuartusⅡ和NiosⅡ IDE下运行的结果表明,设计的蓝牙主机在满足蓝牙2.0规范传输要求的基础上,具有资源占用少、功能扩展灵活的特点,避免了一般蓝牙主机成本较高、功能扩展不够灵活的问题。