基于Cortex_M3内核的SoC芯片软硬件协同验证平台设计实现

片上系统(System on Chip,SoC)一般包括可配置的通用IP核和用户自行设计的专用IP核组成的系统[1]。SoC芯片的规模、复杂度和集成度日益增加,芯片验证的时间占据了整个研发周期的三分之二,验证的充分性有效地保证了芯片投片的成功率[2]。在基于处理器IP设计构建出SoC芯片系统后,如何对系统架构和各功能进行验证的复杂度也在不断提高。在SoC芯片设计阶段的验证,通常分为两个阶段来进行验证。第一个阶段是在设计初期,使用软硬件协同仿真技术进行早期验证与开发,在此过程中主要是利用仿真技术对硬件系统功能进行验证以及设计漏洞的调试,是SoC设计中非常重要的环节。

软硬件协同验证系统平台间通讯设计

软硬件协同设计是软件、硬件的并行设计,包括系统描述、软硬件划分、设计实现和软硬件协同验证等几个阶段[1]。软硬件协同验证同时验证软件和硬件,使用处理器仿真器进行协同验证是其中一种重要的方法。一个能够对片上系统(SOC)设计进行全面快速验证的测试系统将会大大提高协同设计的效率[2]。测试系统中不同平台之间数据和信号的发送与接收是系统中必不可少的组成部分。该文介绍了测试系统平台间通讯方式和通讯协议的设计与实现。

基于SoC设计的软硬件协同验证方法学

文章介绍了软硬件协同验证方法学及其验证流程。在软件方面,采用了一套完整的软件编译调试仿真工具链,它包括处理器的仿真虚拟原型和基本的汇编、链接、调试器;在硬件方面,对软件调试好的应用程序进行RTL仿真、综合,并最终在SoC设计的硬件映像加速器(FPGA)上实现并验证。

嵌入式系统软硬件协同模拟验证环境设计与实现

介绍了一个嵌入式系统软硬件协同模拟验证环境，该环境以指令集模拟器和事件驱动硬件模拟器为基本框架，并由总线调度模型和总线界面模型提供软硬件模拟交互界面。重点讨论该环境中软硬件模拟器之间的接口设计与实现方法，最后给出一个嵌入式系统协同验证的应用实例。

SOC设计的软硬件协同验证研究

软硬件协同验证是SOC的核心技术。通过分析SOC验证方法与软硬件协同验证技术,提出C与平台相合的协同验证方法。该方法是在系统级用SystemC确定SOC系统的体系框架、存储量大小、接口IO与验证软件算法的可行性、有效性、可靠性。在硬件设计中,利用验证可重用的硬IP和软IP快速建立SOC系统,并把核心IP集成嵌入进SOC系统中。在软件设计中,利用成熟的操作系统与应用系统来仿真验证SOC芯片的功能与性能。该方法应用于一个基于ARM7TDMI的SOC设计,大大缩短了验证时间,提高了验证效率与质量。

基于JTAG的SoC软硬件协同验证平台设计

基于JTAG接口,提出了一种以FPGA为基础的SoC软硬件协同验证平台.在验证平台的硬件基础上,开发了调试验证软件,能够完成SRAM的读写、CF卡的读写、串口的收发、程序的下载、及程序复位等功能.利用验证平台的软硬件完成了SoC的IP模块的调试验证及操作系统μClinux的调试验证.实践表明,该验证平台有益于SoC的设计和调试,降低SoC应用系统的开发成本.

面向专用指令集处理器设计的软硬件协同验证

为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。

一种SOC软硬件协同验证方法的设计

SOC设计验证方法性能的优劣直接影响到芯片设计质量和设计效率,在归纳总结软硬件协同验证测试技术、方法和调试技巧基础上,设计了一种基于C语言和串行接口的软硬件协同验证测方法.SOC设计实践证明,该方法透明、简便、高效,测试代码可重复使用,可以广泛用于各种类型的SOC系统设计.

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。其主要目的是验证系统级芯片软硬件接口的功能和时序[1],验证系统级芯片软硬件设计的正确性,以及在芯片流片回来前开发应用软件。本文介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,ISS方案、CVE方案、FPGA/EMULATOR方案,对其验证速度、时间精度、调试性能、准备工作、价格成本、适用范围等各方面性能做出比较并提出应用建议。

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,对其各方面性能做出比较并提出应用建议。

基于事务级的SOC软硬件协同验证系统的设计与实现

本文提出了一种使用FPGA作为硬件加速器，并且在FPGA与计算机之间建立了软硬件同步的基础上，实现了一种基于事务级的验证系统．该系统完全兼容SCE—MI标准。通过实验表明该系统适用于数模混合SOC系统的验证。

MSTP芯片的软硬件协同验证平台设计

MSTP是基于SDH/SONET网络的多业务传输平台,是下一代城域网解决方案,目前已经成为数据传输技术的新热点之一。介绍了一种MSTP芯片的软硬件协同验证平台,该平台由作者参与设计完成并应用于MSTP芯片的各部分功能模块验证。该平台的硬件部分包括一块基于大容量FPGA的母板和一块基于单片机的子板;软件部分包括运行于FPGA的MSTP各功能模块测试矢量组,运行于单片机的读写控制程序以及运行于控制计算机的配置、管理、监控程序。该平台具有低成本高效率的特点。到目前为止,已经在该平台上成功验证了MSTP中的大部分功能模块。

国产地面处理器软硬件协同应用验证研究

针对国产处理器在地面系统应用中存在的验证不充分缺陷未充分暴露、与国产软件适配不充分等问题,开展了地面处理器软硬件协同应用验证方法研究。对地面处理器的特点及验证方法进行总结、分析,给出地面处理器应用验证的一般流程以及典型应用验证平台设计。

基于UVM的软硬件协同验证平台设计

随着芯片的规模和复杂度日益增大,软件环境下的功能验证越来越无法满足高效率的芯片生产流程的需求。因此,验证效率的提高变得十分关键。针对RFID数字基带系统中标签——阅读器链路的FM0和Miller编码模块,利用FPGA硬件平台的高速性能和面向对象编程的优势,搭建了一种基于覆盖率驱动的UVM软硬件协同验证平台。FPGA端将集成有RS-232串口收发模块的可综合待测设计下载到硬件上,PC端采用winsock API编写数据上行和下行通路的C程序。验证平台仍保留在仿真软件QuestaSim中运行,并通过DPI接口调用的方式与硬件平台进行通信。最终,上述方案在Altera开发板实现。实验结果表明,该验证平台的功能覆盖率达到100%,能够有效提高验证效率并且能够为大规模SoC的验证所用,同时还具有硬件资源占用率低以及可维护性和可复用性强的优点。

基于FPGA的USB主控芯片软硬件协同设计与验证

设计了一款采用PowerPC架构的USB1.1主机控制器芯片,并对该芯片进行软硬件协同验证。通过内嵌PowerPC和USB主机IP核的FPGA系统,辅以外部收发器电路、驱动、应用程序和文件系统,完成了对U-Disk和HID两类典型USB应用的测试,验证结果表明该USB主机芯片设计可以符合USB技术规范,并能和其他厂家的设备兼容。

RPR软硬件协同验证平台设计

提出了一种低成本、省时且简便易行的软硬件协同验证平台,用以实现完整的RPR芯片验证工作。该验证平台还可用于RPR样片的功能测试。借助于该平台实验室已经成功开发了具有独立自主知识产权的RPR MAC层专用芯片——MX10GRPR-71.

基于OR1200的SoC设计软硬件协同仿真验证

介绍了基于OR1200开源处理器SoC设计的软硬件协同验证,以及软件仿真在FPGA开发板的验证。搭建以OR1200、WishBone总线、通用异步收发器、Advanced Debug Interface、JTAG等通用IP核构建硬件实例,利用GNU工具链开发系统的软件程序和串口测试程序,通过两个途径实现了软硬件协同仿真验证工作,在OR1K处理器专用仿真软件OR1Ksim下进行仿真。最终使用调试器远程调试功能,通过JTAG调试接口,将系统在FPGA开发板上实现软硬件协同验证。

高稳定一体化星敏支架机热协同设计及试验验证

随着空间技术的发展,对卫星姿态测量精度的要求越来越高。星敏支架作为星敏感器与卫星之间的主要连接结构,其热稳定性直接影响星敏感器的测量精度与有效载荷的成像质量。因此,保证星敏支架的热稳定性成为卫星结构研究的重点。基于高体份铝基碳化硅新材料,利用其低膨胀、高导热性等特点,设计了一种适用于多头星敏感器安装的仪器支架,通过外加温控罩和精密温控等措施,对一体化星敏支架进行等温化控制,实现了星敏支架的热稳定性设计,并通过数值仿真和试验验证了设计方案的有效性。

面向软硬件协同设计的嵌入式系统教学改革与实践

针对软硬件协同设计已成为嵌入式系统的发展趋势和嵌入式系统课程的教学现状,提出面向软硬件协同设计的嵌入式课程教学改革。介绍了构建基于创新实践的递进式嵌入式课程体系,改进面向软硬件协同设计的课堂教学内容,设置从易到难的递进式实验教学体系,培养软硬件协同设计的思想,以项目和比赛为牵引开展嵌入式系统的创新实践等改革举措。拟通过上述改革与探索,提高学生的工程能力和创新能力。

软硬件协同设计方法的研究

论述了嵌入式系统软硬件协同设计的一般方法,结合CORSAIR、COOL和POLIS 3种有代表性的软硬件协同设计系统,对系统描述、软硬件划分、软硬件协同综合等几个主要设计步骤进行了研究与分析,并提出了新的思路和方法。