基于RISC-V处理器的软硬件联合验证平台设计与实现

针对目前RISC-V处理器业界不成熟的验证思想和单一验证方法的欠合理性,提出一种软硬件联合验证平台。将原有处理器级的行为验证升级成SoC系统级的行为验证,并以此为基础,改进原有的单一软件验证和硬件验证模式,联合形成一种结构合理、内容清晰和便于移植的验证方案。并将提出的验证方案使用高级软件编程语言C++和验证描述语言SV HDL,运用verilator的软件验证和FPGA的硬件验证,实现基于RISC-V处理器的软硬件联合验证平台设计。实验结果表明,所设计的平台能够有效地提高验证的一般性和全面性,使用C语言进行验证降低了验证的门槛,增强了验证与实际应用的关联性,模块化设计和可移植性使其能够适应不同的设计需求和应用场景,为RISC-V处理器的进一步研究和开发提供了强有力的支持。

基于UVM的FPGA软硬件联合仿真验证技术研究

提出了一种基于UVM的FPGA软硬件联合仿真验证技术。该技术基于标准UVM架构,实现了一种软硬件联合仿真验证平台。该技术的实现包含PC主控机、PCI接口驱动总线、被测FPGA和FPGA目标测试硬件平台以及软硬件联合仿真管理软件。该系统具有层次化验证环境、随机配置测试用例及自动化测试结果判读和覆盖率统计及加速仿真验证特点。文中还结合具体设计,进行了该项技术的实现过程和运行测试说明。