软输出Viterbi译码的矩阵算法

本文在软输出Viterbi算法的基础上给出了一种新的软输出Viterbi算法，此算法使软输出Viterbi算法中求度量差和后验概率的复杂计算转化成一系列简单的适合于大规模集成电路实现的矩阵运算，从而使运算速度得到相应的提高，并使软输出Viterbi算法中复杂的数据存取和传输得到进一步简化。

次最佳软输入软输出译码算法

对两种次最佳软输入软输出译码算法（简化的最小误符号率（ＢＣＪＲ）和软输出维特比算法（ＳＯＶＡ））的优缺点进行简要比较分析，并就进一步简化ＢＣＪＲ 算法作了探讨．导出了以减少单步译码运算量为目的的两种简化算法递推公式；提出了一种更具一般性的活动窗ＢＣＪＲ算法实现方案．该方案用于级联码的迭代译码，通过适当调整活动窗参数，在尽可能降低算法复杂度的同时。

基于FPGA的删除卷积码Viterbi软判决译码器的研究

采用FPGA实现删除卷积码Viterbi软判决译码,与传统方式相比,提高了译码器的工作速度和可靠性,降低了功耗.在译码器的设计中,提出了'ACS全复用结构'和采用路径的相对量度取代绝对量度的方法,并得出了相对量度的上边界,从而有效地降低译码器的复杂度,使得利用单片FPGA芯片实现删除卷积码Viterbi软判决译码成为现实.对各种软判决的距离度量的计算方法进行了分析比较,得出了采用'1范数'和相关值取代欧氏距离最为合适.仿真结果表明,所设计的译码器具有良好的性能,与理论边界值只有0.2～0.4dB的差距.

实现Viterbi译码器幸存路径存储及译码输出的一种新方法

提出了一种幸存路径存储及输出的新方法———SMDO法,该方法与传统的寄存器交换法和回索法相比具有存储量小、译码延迟短的特点,并且极适合利用FPGA内置的EAB块实现。

软输出维特比译码器结构优化

分析 Turbo Code的软输出维特比 ( SOVA)译码器的结构优化方法 .首先简介了SOVA译码原理 ;然后从两方面讨论 SOVA算法的硬件实现的优化问题 :一是讨论硬件结构的比特级优化结构 ,提高译码速度 ;二是在算法级将代数环的理论引入到算法的分析中 ,将实数环上的非线性运算转换成另一个环上的线性运算 ,从而简化译码器结构 。

使用软输入硬输出译码的联合MSDD迭代译码解调器

该文提出了一种使用软输入硬输出(SIHO)Viterbi译码联合多符号差分检测系统(MSDD)的差分解调算法,这种简化算法有前向反馈迭代和后向反馈迭代算法。仿真结果表明,使用后向反馈迭代的DQPSK解调时比相干解调在性能上只恶化1.1dB。还给出了用于卫星通信的FPGA实现的解调器实测结果,其性能比本文提供的仿真结果恶化约0.5dB。

联合判决估计在软判决Viterbi译码中的应用

该文利用相邻判决数据间的相互关系,提出了一种Viterbi截尾译码的改进算法,并将其应用到Turbo码的SOVA译码中.仿真表明,可以很好地降低复杂性和功耗.对Viterbi译码,可使留选存储的规模和功耗减少约20％,回溯单元的规模和功耗减少约30％.对Turbo码的SOVA译码,可使可靠值存储和输出单元的规模和功耗降低约15％,或迭代次数减少一半.

Turbo码软判决输出维特比译码方案的改进

Turbo码是一种新的纠错编码,具有十分强的纠错能力。Turbo码编码端采用两个或两个以上的卷积并行级联构成,译码端则采用以基于软判决信息输入/输出的反馈迭代译码结构。译码算法是Turbo码设计的核心,现已有的两种主要的译码算法——MAP和SOVA。SOVA是一种改进的维特比算法,使其可以逐比特输出与MAP算法类似的软判决信息。该文综述了Turbo码SOVA译码的几种改进方式,并分析了这几种改进方式及仿真结果。

非均匀量化的软判决Viterbi译码

根据信道转移特性的规律,本文提出一种采用非均匀量化区间的软判决Viterbi译码方案,对原有十六电平的均匀量化的量化区间进行修改,尝试了两种非均匀量化方案。计算机模拟表明:依据信道的统计特性合理地确定非均匀量化区间,不仅可以减少硬件实现的复杂性,而且可以以较少的量化区间取得更好的译码效果。

BCM码的软输出迭代译码

BCM码是由Imai与Hirakawa首次提出的,能够在不扩展带宽的前提下获得很大的编码增益,BCM码的译码有多种方法,其中多级译码较好地实现了性能与复杂度的折衷。本文在多级译码的基础上,利用中给出的三种方法来改善BCM码的译码性能。不同的是此处用于软输出译码中的可靠信息不是通过MAP算法而是由软输出Viterbi译码算法(SOVA)得到的,从而使得译码复杂度大大降低,文中对成分码选用重复码、汉明码时的BCM码在加性白高斯噪声信道(AWGN)中的性能进行了仿真,结果表明,采用这种方法对BCM进行译码时可在误码率为10^(-5)时获得1.7dB的编码增益,而复杂度仅在原硬输出译码的基础上增加了50％,是MAP算法的25％。

差分协作系统中的软输入软输出多符号差分球形译码

在差分协作系统中,为了解决硬判决多符号差分检测(multi-symbol differential detection,MSDD)译码过程中,部分信息丢失导致性能损失以及该算法中最大似然检测计算复杂度高的问题,提出了一种软输入软输出的多符号差分球形译码(SISO-MSDSD)算法.该算法利用球形译码思想,在一定搜索范围内计算编码比特的对数似然比(LLR),去除先验信息可获得编码比特的外信息,经内部译码器判决得到源信息.仿真分析表明,比较硬判决MAP算法,SISO-MSDSD算法性能明显提高,且在信道频偏较大时,随着分组长度增加能有效提高检测性能.此外,在低SNR区域,SISO-MSDSD算法对复杂度的改善也十分明显.因此,SISO-MS-DSD可作为一种较好的软检测算法应用于差分协作系统中.

软输入/软输出迭代译码算法的研究与设计

对软输入/软输出迭代译码算法进行了理论研究,分析该算法的共性,并以Turbo乘积码的性能仿真说明迭代译码对译码性能的影响,还以理论研究为基础,对迭代译码算法进行了硬件设计,重点探讨了Turbo乘积码的译码算法硬件设计。

基于软输出固定复杂度球形译码的高效迭代检测算法

该文在软输出固定复杂度球形译码(SFSD)算法的基础上,提出一种低复杂度高性能的MIMO迭代检测方法。该算法利用迭代过程中译码器的反馈信息更新SFSD检测算法的软输出,获得明显的迭代增益,并利用多级比特映射星座图的特点大大降低分支度量的运算次数。针对SFSD算法预处理复杂度较高的问题,该文将检测顺序调整和QR分解两个预处理步骤相结合,从而减少了矩阵求逆运算。在长期演进方案(LTE)下行链路环境中的仿真结果表明,该文提出的算法性能十分接近最优的最大后验概率(MAP)检测,并且实现复杂度相对于MAP有显著的下降。

一种新的软输出译码算法

本文在Bahl算法的基础上给出了一种新的软输出译码的矩阵算法。此算法把Bahl算法中求后验概率和转移概率的复杂计算转化成一系列简单的适合于大规模集成电路实现的矩阵运算,把比特错误概率量化成n_δ比特的二进制值与信息比特或分枝码一起输出,从而使运算速度得到提高,并得到适合多级级联译码器中内译码器的软输出算法。

具有信道估计功能的Viterbi软判决译码器的FPGA实现

Viterbi算法在码率和约束度不大的情况下易于硬件实现,而且复杂度不是主要问题。采用基于译码原理实现的算法,通过VHDL对FPGA进行编程,在Xilinx公司的ModelSimde仿真环境下实现了卷积码的Viterbi软判决译码.同时FPGA可根据译码输出反馈在一定限度内估计信道状况,计算得出误比特个数,调整所使用的比特度量表,为信道均衡提供参考,达到适应信道状况变化的目的。另外在FPGA的设计仿真过程中还注意到了寄存器溢出问题。

移动信道下采用软判决译码的自适应多级编码系统

基于信道容量规则和分组分割 ,构造自适应于AWGN和Rayleigh两种信道特征的多级编码系统 ,分量码选用删除型卷积码 ,系统性能与未编码系统和BCH码为分量码的系统作比较 .在多阶段译码中提出利用信道状态信息的软判决支路度量计算公式 ,比较软、硬判决译码对系统性能的影响 。

卷积码编码及其Viterbi译码的实现

对3G系统中定义的卷积码编码进行了分析,并以1/2卷积码为例重点讨论了编码和Viterbi译码算法的实现方案。为求系统在保持同等性能条件下可以高效率实现,对Viterbi译码实现中的留存路径更新、数据溢出处理和输出判决部分进行了优化,优化的结果使得系统的性能和效率都有提高。根据仿真结果对系统的性能进行了分析,其结果对系统的工程实现有着重要的参考价值。

LTE系统的Viterbi译码算法仿真及DSP实现

文章基于长期演进(LTE)系统的咬尾卷积码,通过对多种Viterbi译码算法的仿真比较,为时分长期演进(TD-LTE)测试系统选择了一种最优的Viterbi译码算法,并在TMS320C64x数字信号处理器(DSP)中实现了这种算法。提出了一些具体的软件优化策略和技巧,对加比选蝶形运算进行了大量简化。通过译码程序在CCS3.3中的运行结果,验证了该算法及优化策略和技巧的可行性和有效性。

一种实现3G卷积码Viterbi译码的优化算法

对3G系统中定义的卷积码编码进行了分析,并以3GPP提出的1/2卷积码为例重点讨论了Viterbi译码算法的实现方案,并对Viterbi译码实现中的留存路径更新、数据溢出处理和输出判决部分进行了优化,优化的结果使得系统的性能和效率有所提高。

应用于LTE-OFDM系统的Viterbi译码在FPGA中的实现

在OFDM系统中,为了获得正确无误的数据传输,要采用差错控制编码技术。LTE中采用Viterbi和Turbo加速器来实现前向纠错。提出一种在FPGA中实现的基于软判决的Viterbi译码算法,并以一个(2,1,2)、回溯深度为10的软判决Viterbi译码算法为例验证该算法,在Xilinx的XC3S500E芯片上实现了该译码器,最后对其性能做了分析。