用于亚微米CMOS的轻掺杂漏工艺

本文研究了轻掺杂漏（ＬＤＤ）工艺对器件特性的影响。优化了轻掺杂区离子注入的剂量和能量．优化的ＳｉＯ２侧墙ＬＤＤ工艺有效地抑制了短沟道效应．研制成功了沟道长度为０．５μｍ的ＣＭＯＳ２７级环振电路，门延迟为１７０ｎｓ．

包含衬底电流的LDD MOSFET输出I-V特性的经验模型分析(英文)

采用双曲正切函数的经验描述方法和器件物理分析方法 ,建立了适用于亚微米、深亚微米的 L DD MOSFET输出 I- V特性解析模型 ,模型中重点考虑了衬底电流的作用 .模拟结果与实验有很好的一致性 .该解析模型计算简便 ,对小尺寸器件中的热载流子效应等能够提供较清晰的理论描述 。

LDD NMOS器件热载流子退化研究

对LDD(轻掺杂漏)NMOS器件的热载流子退化特性进行了研究,发现LDDNMOS器件的退化呈现出新的特点。通过实验与模拟分析,得出了热载流子应力下LDDNMOS退化特性不同于常规(非LDD)NMOS的物理机制。并通过模拟对此观点进行了验证。