高精度Σ-Δ ADC中多通道数字抽取滤波器的设计

针对传统ADC转换精度较低的缺陷,提出一种24位高精度Σ-ΔADC的系统设计方法,并完成了数字抽取滤波器的版图设计.数字抽取滤波器主要由控制模块、7级CIC滤波器、FIR补偿滤波器、FIR抽取滤波器组成.采用抽取因子可调的多级CIC抽取滤波器结构,有8种输出采样率可供选择,以适应带宽不同的信号.整体滤波器的通带波纹小于0.05dB,阻带衰减不低于130dB.采用通道间时分复用的方法,相比传统时分复用进一步减少了电路中加法器和乘法器.采用SMIC 0.18μm CMOS工艺实现,芯片面积平均每通道约为0.81mm2,输出采样率为500SPS时,平均每通道功耗约为18.26mW.

一种小型化双层拓扑的低通LC滤波器

为了实现低通滤波器的轻量化和高效率,设计了一种双层拓扑结构的LC低通滤波器。通过优化设计电感、电容元件的排列方式,选取双层结构来合理布局LC电子元器件,该低通滤波器在整个宽频带条件下达到了优良的工作指标。实验结果表明,该设计方式可以显著提高低通滤波器中电路的工作效率,100 MHz~4000 MHz,低通滤波器工作良好,截止频率为800 MHz,其插损小于1.5 dB;大于800 MHz时,带外抑制大于20 dB。同时,该滤波器采取双层结构,在上下两面放置LC电子元件,使得该滤波器相较于传统的单层板结构,其所占体积较小,适用于对空间体积有严格要求的环境。系统测试实验表明滤波器达到了较好的频率特性。本设计简单、成本低廉,具有较优越的性能指标,且具有较小体积的显著优势,有着非常好的推广应用价值。