基于FPGA的PLC输入存储与读取控制器的设计

提出应用FPGA设计PLC的输入存储与读取控制器的思路。分析了PLC开关量状态的采集、存储和读取过程,设计了该控制器的电路构成和基本原理,在输入采集命令作用时,在内部时序脉冲控制下自主完成4位1组的数据组合并存入存储矩阵中,在PLC用户程序执行过程中,实现位信息读取、高速位信息读取和数据信号的读取。应用Verilog HDL语言实现相关硬件的构建和连接。测试表明:该控制器可以自主完成每条命令的功能,提高了PLC执行指令序列的操作速度。